数字统计分析范文第1篇
一、什么是数字媒体
1.1数字媒体的含义
所谓的数字媒体, 实际上就是以二进制数的形式对各种信息进行记录、整理、传播的一种信息载体。它对于各种类型的媒体信息都会做出一定的处理。像数字化的文字、图形、图像、声音、视频等等就被称为感觉媒体。展示这些感觉媒体的编码则通常被称为表示媒体, 而存储、显示、传输逻辑媒体的就叫做实物媒体。一般来说, 我们所说的数字媒体大多都是感觉媒体。
1.2数字媒体的主要分类形式
数字媒体主要分为:感觉媒体、表示媒体、显示媒体、存储媒体以及传输媒体。感觉媒体主要是指那些可以直接对人的感官造成影响的媒体信息;表示媒体则是指为了将那些感觉媒体传达给人而研发出来的一种媒体信息载体;显示媒体是指那些可以将感觉媒体显示出来的设备;存储媒体, 顾名思义就是对那些表示媒体或者是数字化后的代码进行存储的媒体 (如硬盘、光盘。录像带等等) ;传输媒体则是指那些用来传输信号的载体 (如光纤、电缆、无线电波等等) 。
二、什么是数字媒体艺术
数字媒体艺术, 就是将数字技术以及先进的传媒技术和人的艺术思维相结合的一种艺术形式。数字媒体艺术不但具有艺术本身的魅力, 同时它也有其自身技术上的表现形式。从目前看来, 数字媒体艺术具有非常大的发展前景以及巨大的生命力。数字媒体艺术的主要表现形式就是“电脑美术”。其利用数字技术来进行各种设计作品的创作。数字媒体艺术和其他艺术形式最为不同的一点体现在创作方式上。数字媒体艺术的创作过程必须全部应用数字技术。
三、动画创作
动画是许多艺术的结合 (绘画艺术、文学艺术、影视艺术) 。在动画的创作当中不但包含了剧本创作的文学思想以及影视表现手法的电影思维, 同时它也有对人物造型、场景造型、动物造型等构成元素的创意性思维。从前这些都是要靠手绘在二维空间完成的。数字技术的出现为动画制作带来了一场革命。数字扫描等技术的应用接替了过去繁重的上色工作。数字合成技术吧过去笨重的合成摄像机放进了杂物间。
动画是技术和艺术的结合体, 动画中的很多艺术形式都是通过各种各样的技术来表现的。从艺术上讲, 动画和其他的艺术形式相比, 具有更强的技术性, 因此, 技术上的突破就是动画表现形式的突破。从技术上来讲, 如果只有技术而缺乏艺术性的话, 那么动画将只是一个符号, 并不具备生命力和感染力。所以, 技术和艺术是动画创作中必不可少的两大条件。
四、数字媒体艺术对动画创作的影响
迪斯尼曾经是全球手绘动画的最高境界。但是随着计算机三维动画技术的引入, 迪斯尼手绘动画在上世纪末不可避免的走了下坡路。随着迪斯尼手绘动画的“凋落”, CG公司却大行其道、发展形势迅猛。现如今, 数字媒体艺术已经很好的融入到了动画创作当中, 这种动画的表现形式也受到越来越多的人的欢迎。数字媒体技术的发展也使得动画创作更加多样化。这也促使动画创作的形式发生了变革。现如今, 很多的动画制作公司都已经意识到了数字媒体技术对动画制作行业的重要性。三维动画以及虚拟现实渐渐取代了二维动画的市场。因为三维动画可以更加自然的表现出人物形态, 动画人物的表情也更加的丰富。数字媒体技术使得动画创作更接近生活, 大大丰富了动画设计。比如, 备受追捧的动画片《疯狂原始人》。在这部动画片中, 不论是人物造型还是场景设置都是利用电脑进行建模制作的。因此, 不论是人物造型还是场景造型都非常自然逼真。这些都是传统的动画所不能表现出来的。但是通过数字媒体技术却可以将其实现。
总结:随着数字媒体的大力发展, 动画创作也朝着更加多样化的方面不断发展。这不但使得动画创作具有了更加广阔的创作空间, 同时也使动画创作更加贴近人们的真实生活。本文就数字媒体以及数字媒体艺术为动画创作所带来的客观影响做出了简要分析。
参考文献
[1]袁亮, 黄利.浅谈数字媒体艺术对动画设计的影响[J].电影评介, 2009.
[2]裘晓红.现代数字技术对艺术设计教育的影响[J].教育评论, 2013.
数字统计分析范文第2篇
【关键词】数字电路;过渡干扰;抑制方法
0.引言
对于过渡干扰的产生，特别是在数字逻辑电路中，这种现象是无法避免的，如果想要达到避免这种干扰对于信号传输的影响和导致的严重的后果，我们就要考虑一些抑制的方法。首先是要想方设法来抑制这种干扰的产生，其次是要选择最恰当的电路来避免过渡干扰对数据读取的影响和数据正确的传输。关键的是不能只是考虑抑制过渡干扰进而忽略了电路中出现的其他干扰的预防。我们同时也要考虑时钟脉冲在比较远的传输距离下在电路中产生的延迟、以及时钟脉冲在传输的时候受电磁感应干扰或者静电干扰、以及时钟脉冲中混杂噪声脉冲等等带来的其他问题或者电路的误动作，也就是说，我们应该充分的考虑电路的各种常规的抗干扰办法。进而找到可以很好地对数字电路中产生的干扰进行抑制作用，达到电路的最佳状态。
1.数字电路为什么会产生过渡干扰产生
过渡干扰就是指逻辑电路进行动态工作的时侯出现的内部干扰。当我们对自动测量系统进行动态调试的时候，出现的这种过渡干扰会较大程度的影响控制电路，进而出现错乱的逻辑关系，控制失灵，导致电路无法进行正常的工作。而实验对于自动控制系统的可靠性要求会不断增加，首先要解决的就是抗干扰能力的问题。当数字电路中的信号进行传输时，由于时间变化等因素使电路在传输过程中 出现一些逻辑混乱的尖峰脉冲，这样就会使电路中信号传输的质量下降。出现的这类问题即所谓的过渡干扰现象。
经过大量的调查研究发现，数字电路传输过程中的过渡干扰一般可分为两类，一类是因为信号传输延迟造成的，另一类是因为信号输入时间前后不同而造成的。
1.1信号传输延迟而造成的过渡干扰
每一个器件都有各自的响应时间。同一组信号经由不同的通道进行传输时会因为传输时间的不相同而造成过渡干扰的产生，在数字电路中这是比较常见的一种现象。引发这种现象的原因一般有两方面：一方面是由于元器件时间的参数具有一定离散性引起的，同一组信号分两路进行传输，所通过的器件的个数以及电路型式是一样的，但是因为这两种电路的传输特性存在一定差异，便会造成信号从一级电路进入下一级的时候因为相对延迟的存在而引发干扰脉冲;另外一各方面是因为电路结构的原因引发的传输延迟进而造成了过渡干扰，对于同一组信号，如果一路通过比较多的电路，而另外一路则是通过较少的电路，那么便会引发两个信号出现相对延迟的现象。
然而，过渡脉冲的脉宽一般都比较窄，若是下一级电路中存在移位寄存器或者触发器等，那么很有可能会引发电路误工作的现象。
1.2信号输入时间前后不同造成的过渡干扰
对于同一级电路，若是存在好几个输入信号，那么这些信号输入时间前后不同的话同样会造成过渡干扰;同时，如果时序逻辑电路中存在异步计数器，那么输入信号以及时钟信号同时发生改变，但却是经由不同的传输路径到达相同的触发器，同样可能会引发过渡干扰，进而造成误动作。这种类型的干扰一般会在计数译码电路或者与或非电路中出现。此类因为信号输入时间的前后不同而引发的触发器翻转时间不相同所产生的过渡干扰，经常对整个控制系统都有着比较严重的不良影响，值得我们注意。
2.如何抑制数字电路中的过渡干扰
2.1如何抑制由于信号传输延迟造成的过渡干扰
由于信号传输延迟而造成的过渡干扰，通常能够采用这两种方法对其进行抑制：一种就是想办法阻止此类干扰的产生， 另外一种就是一旦发现电路中有了这种干扰便马上对其进行抑制，不能够将其传输到下一级电路。
可以使用以下一些方法来阻止干扰的产生：
在最初的电路设计中，不要混合使用那些传输时间差比较明显的器件，就算是对于同一种型号的器件，如果不是同一家厂商生产的，那么就要注意它们之间的性能差别是否很大。
同时，也可以通过人为地在数字电路中加设一些延迟元件，从而让两路之间的延迟时间比较小而能够实现平衡，也就能够降低过渡干扰。
如果数字电路中已经出现了过渡干扰，那么我们可以采用在输出端对地接旁路电容的方法，便可以达到比较好的抑制脉冲较窄的干扰脉冲的效果。不能选择容量过大的旁路电容，不然会对正常信号造成影响。有些时候电路只需要通过缓冲器或者反相器就便能够消除干扰，特别对于CMOS电路，它的缓冲器或者反相器的输入门电容一般在5～10PF之间，能够很好的吸收电路中的干扰脉冲。
2.2如何抑制因为信号输入时间前后不同造成的过渡干扰
我们一般可以采用增设选通脉冲以及改变电路中计数器的计数方式等方法来抑制因为信号输入时间前后不同而造成的过渡干扰。尤其在数字电路中加入了选通脉冲之后，便能够在电路比较稳定的状态下，经由选通脉冲来开通译码器的输入信号，便可以较好的抑制输入时间前后不同造成的过渡干扰。对于计数器方式的改进，比较常用的方法如下：
(1)可以选择环形计数器。对于环形计数器，一般就只会有一个触发器在翻转，这样就能够较好的避免过渡干扰的产生。
(2)在电路中使用同步计数器。对于同步计数器，它在输入计数脉冲的时候能够让所有的应该进行翻转的触发器同时进行翻转，进而译码器的输入也能够做到同时到达，于是便可以达到我们想要的效果。
图1 寄存器电路的时钟连接
然而，即便对于同步逻辑电路，同样应该重视时钟延迟的现象。因为同一个时钟源无法同时去驱动多个触发器，需要通过加缓冲器来分别进行驱动，但是对于缓冲器，特别是对于多级缓冲器会逐步把时钟脉冲延迟，这样以来时钟脉冲之间的连接顺序就应该确保信号传输的正确性。如图1显示的电路，时钟脉冲需要把寄存器1里面的数据传输到寄存器2里面，寄存器2里面的数据再被传输到送入寄存器3里面。因為同一个时钟源无法同时驱动这么多的触发器，因此就需要加缓冲器以分别进行驱动。因为三级缓冲器级联会造成脉冲有所延迟，也就达到了寄存器2的时钟比1会早一点到达，寄存器3的时钟又会比寄存器2的提前一些到达的效果，也就确保了整个数据传输的正确。如果没有按照这样对时钟电路进行连接，那么便会引起数据传输的紊乱。同步时序电路不但能够降低由于电路延迟而造成的干扰，同时其自身还具有比较好的抗干扰能力。
3.结束语
数字电路在传输信号的过程中一般都会有一些过渡干扰的产生，如果要降低这些干扰对信号传输的不良影响，首先需要我们想办法去抑制这些过渡干扰的出现，其次就是需要我们选择一个合理的数字电路来抑制过渡干扰对信号传输的影响。还需值得注意的是，我们不能忽视数字电路中其它干扰因素的影响，仅仅是因为考虑了过渡干扰，也就是还需考虑到电路中的其它一些常规抗干扰因素的影响，并采取相应的抑制措施，从而确保整个电路能够良好的进行数据传输。
【参考文献】
[1]李瑞台.谈数字电路中时序逻辑电路的几个问题[J].河北自学考试，2007(01).
[2]吕俊霞.数字电子电路调试方法[J].九江职业技术学院学报，2005(03).
[3]薛翠兰.浅析如何应对数字电路故障[J].佳木斯教育学院学报，2011(03).
[4]吕俊霞.数字电子电路的调试方法与技术[J].武汉船舶职业技术学院学报，2005(02).
数字统计分析范文第3篇
数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。
振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。
分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。
计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。
译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。
由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。
为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。 关键词 数字钟 振荡 计数 校正 报时
目 录
1 设计目的...........................................................4 2 设计任务...........................................................4 3数字电子钟的组成和工作原理..........................................4 3.1数字钟的构成......................................................4 3.2原理分析..........................................................4 3.3数字点钟的基本逻辑功能框图........................................5 4.数字钟的电路设计.................................................. 5 4.1 秒信号发生器的设计............................................... 6 4.2时间计数电路的设计................................................8 4.3译码显示电路..................................................... 10 4.4正点报时电路的设计................................................12 4.5校时电路的设计....................................................13 5设计心得 .................................................... . . . .14 6参考文献.............................................................15
1设计目的
在学完了《数字电子技术基础》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。
2设计任务
2.1设计指标
1.时间计数电路采用24进制，从00开始到23后再回到00; 2.各用2位数码管显示时、分、秒;
3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间; 4.计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。 2.2设计要求
根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图。
3数字电子钟的组成和工作原理
3.1数字钟的构成
数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。 3.2原理分析
数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 3.3数字点钟的基本逻辑功能框图
图1 数字钟的基本逻辑框图
4数字钟的电路设计
下面将介绍设计电路具体方案：其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。
4.1 秒信号发生器的设计
晶体振荡分频电路石英晶体振荡电路 1.采用频率fs=32768Hz的石英晶体。
D
1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻(10~100MΩ)，反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5~35pF。C2是温度特性校正用的电容，一般取20~405pF，电容C
1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移，最后输出fs=32768Hz。
图4 石英晶体振荡电路
2.多级分频电路
将32 768Hz脉冲信号输入到CD4060(内部结构如图4-4)组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。
图5 CD4060内部结构
图6 脉冲分频电路
图7 秒信号原理图
图8 晶体振荡及分频电路
4.2时间计数电路的设计
秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS162来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端(高电平有效)。 4.2.1“分”、“秒”六十进制计数器
选用两块74LS162采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的QA与CP(下降沿有效)相连，将74LS162连接成10进制计数器，BCPA(下降沿有效)与1HZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6(0110)进制计数器，当十位计数器计到QD QC QB QA为0110时，同时对秒的个位和十位进行清0，另外QC可作为向上的进位信号与分个位的计数单元的CPA相连。其具体连接图如图9CPA相连，其具体连接图如图9。 7
图9 六十进制计数器
4.2.2二十四进制计数器
同样可以选用两块74LS162采用异步清零的方法完成24进制计数 如图10。
图10二十四进制计数器
4.3译码显示电路
译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图11。
其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码驱动器，其芯片引脚如图12。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图13。
图11 阴极七段数码管
图12 芯片CD4511BC-7段译码驱动器引脚
图13 译码显示电路
4.4正点报时电路的设计
要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的QC 、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图14。
图14 整点报时电路
4.5校时电路的设计
时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字;然后再将分计数器置到所需数字;在此同时或之后，将秒计数器在零时停计数，处于等待启动;当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。。
图15数字电子钟的计数校正电路
5设计心得
本次实验培养了我的团队合作精神，两人分工明确，我们一起处理实验过程中遇到的难题，在每连接好一个模块后，我们认真地检查电路，这样大大减少了实验出错的机率，为最后成功完成实验节省了不少的时间。
本次数字钟电路设计实验还做到理论联系实际，刚刚学过了数电这门课程，还没完全弄懂某些门电路的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从实践中加深了对所学知识的理解。
6 参考文献
数字统计分析范文第4篇
一、何为数字档案馆“数字治理”
“数字治理”这一术语最早出现在2001年10月19日伦敦举办的“数字治理:数字档案、数字图书馆和科研信息化研讨会”上, 该研讨会将“数字治理”一词表述为数字化环境中的治理行为, 其不仅包括数据收集或数据库的保存和维持, 同时还包括了一定程度上的附加价值和知识。基于此, 笔者认为现阶段数字档案馆数字治理是指运用物联网、云计算、大数据、移动互联网等技术对数字化档案进行保存、管理、开发、利用的过程。大数据时代, 也正是数字档案馆对这些物联网、云计算、大数据、移动互联网等采集、存储、挖掘、传输等技术功能的应用使其数字治理理念和能力产生了较大变化。
二、数字档案馆数字治理理念的转变
(一) 开放包容。物联网传感技术在数字档案馆中的应用主要通过对档案、库房、设备、建筑、档案工作者、用户等实体状态和内容信息的实时感知, 获取大量非结构化信息, 实现对档案馆相关实体和人员的跟踪、监控和管理。针对大数据时代物联网技术的应用, 数字档案馆不能再局限于对传统数字化档案、电子档案等结构化信息或图片、声音、视屏等半结构化信息的存储, 数字档案馆应以一种更为开放、包容的心态采集存储更多海量异构档案信息, 为数字档案馆服务创造更为有利的条件。
(二) 积极主动。近年来, 智能手机、平板电脑等移动智能终端设备的盛行, 改变了传统档案信息的传播方式, 满足了用户多样化、个性化的信息需求。档案馆依托数字化馆藏档案信息, 利用信息挖掘技术、信息推送技术、无线网络技术预测、推送、发布用户所需信息。用户通过手机客户端就可以方便、灵活地查询、浏览、获取相关档案信息。大数据时代, 移动互联网技术的应用将使数字档案馆改变传统就地查询的被动服务模式, 以更为积极、主动的方式为用户提供更为方便、快捷的服务。
三、数字档案馆数字治理能力的提升
(一) 感知互联。物联网 (Internet of Things, IOT) 是一个基于互联网、传统电信网等信息承载体, 让所有能够被独立寻址的普通物理对象实现互联互通的网络。物联网在数字档案馆中的应用主要是以无线射频 (RFID) 技术为主, 通过对档案实体植入RFID标签来记录档案的档案号、存放地点、档案名称、利用状态等相关信息, 并利用红外线传感器、全球定位系统等信息传感设备将档案、设备、库房等实体与物联网连接, 实现对实体状态和内容信息的全面感知、互联互通。再加之移动智能设备对感知信息的有效传播, 实现了档案用户对档案信息的全面获取。物联网技术和移动互联网技术在数字档案馆中的应用, 全面提升了数字档案馆在档案信息收集、服务等数字治理行为方面的能力。
(二) 智能高效。麦肯锡研究院 (MGI) 在其2011年5月发布的报告“Big data:The next frontier for innovation, competition, and productivity”中指出, 大数据是指其大小超出了典型数据库软件的采集、存储、管理和分析等能力的数据集。单纯从技术角度看, 数字档案馆应用大数据技术可以实现对其档案资源的整合、档案信息的挖掘、用户特征的分析、用户需求的预测等。就此而言, 大数据技术在数字档案馆中的应用可以进一步实现其深层开发、知识服务等数字治理的“智能化”
云计算是一种可以随时随地方便而按需地通过网络访问可配置的计算资源共享池 (包括网络、服务器、存储、应用软件和服务) , 这些资源可以通过最低成本的管理或与服务器供应商交互来快速配置和提供。数字档案馆可以通过云计算服务商提供的服务器、应用软件、网络设备、存储设备集成档案云平台, 有效存储海量异构档案信息, 实现档案信息的共享和高效利用。对于具有保密性质的档案信息, 可以通过建立私有云的方式, 实现局域范围内的档案信息共享和利用。就此而言, 云计算技术在数字档案馆中的应用可以进一步实现数字治理过程中档案信息利用的“高效化”。
四、结束语
大数据时代, 随着云计算、物联网、大数据、移动互联网等技术在数字档案馆中应用的不断深入, 数字档案馆要以开放包容、积极主动的理念使其在采集、整理、保存、利用服务等数字治理行为方面变得更加高效化、智能化。
摘要：大数据时代, 物联网、云计算、大数据、移动互联网等技术在数字档案馆中的应用对数字档案馆数字治理理念和治理能力产生了较大影响。
关键词：大数据技术,数字档案馆,数字治理
参考文献
[1] 祝智庭, 陈丹.数字治理:智慧学习新素养[J].电化教育研究, 2014 (9) :9-10.
[2] 刘云浩.物联网导论[M].北京:科学出版社, 2010:4.
[3] Big data:The next frontier for innovation, competition, and productivity[R/OL].[2015-10-25].http://www.mckinsey.com/insights/business_technology/big_data_the_next_frontier_for_innovation.
数字统计分析范文第5篇
1 短波信号概述
短波概指频率在3MHz~30MHz范围内的电磁波,短波通信主要是通过天波传输和地波传输,受到电离层的影响,信号在通过信道容易产生多径时延以及扩散等现象,因此接收信号不仅受到信道的影响,还会受到背景噪音的影响。
电离层是短波信号的开放的信道,具有背景噪声起伏、频谱动态变化、难以发现有用信号和信号类型丰富的特点,在短波信号中不仅存在着数字信号以及模拟信号等,还存在扩频、复合调制等信号。短波信道是一种色散信道,具有频域性和时域性常会因为环境因素导致短波通讯受到影响,短波信号在传播的过程中因为途经的影响,在各路径中的传输不相同,信号随机变化。短波频段内存在大量的短波信号,资源紧张,造成信道之间干扰严重,短波信号传输主要采取的是数字调制技术,可以分为幅度键控、相位键控等,调制信号模型采用附属表示为,式中A代表信号幅度,P(t) 代表矩形脉冲。
短波信号是通信系统的重要组成部分,在传输中可能会发生衰落以及扩散等现象,接收信号依照表示,式中t代表时间变量,对于短波信号的研究主要集中在涮罗、干扰以及噪音方面。
2 短波信号宽带预处理技术
在实际的短波通信环境中,宽带演算算法需要棉纶更加复杂的环境,一般情况下,接收信号的噪声为色噪声背景并不平坦,若是采用水平门限进行检测很有可能导致处在强干扰噪音的信号虚检,或者是导致一些弱信号的漏检,因此针对存在起伏不定的噪声环境,采取直接水平门限的设置方面并不合适。采用宽带检测短波信号通常采取自适应门限,同时还要求算法具有融合处理的能力。
在短波信 号的检验 中把信号 的频谱图看 作为一维 灰度图像,灰度对应信 号幅值,维度对应 频率域。一维灰度图像f(x),设定几何AB均是定义在Z上的凸集 合,同时集合A属于集合B,一维灰度柔性形态学膨胀定义为,在运算中能够实现对函数的膨胀和腐蚀,即使面对复杂的通信环境也能通过控制参数k的变化得出最佳的运算结果。
在宽带信 号进行噪 声基底白 化中采用顶 帽变换出 去噪声,定义为,式中Ob(x) 代表在标准形态学下的噪声基底,将柔性形态学应用到经典的顶帽变换中,然后估算出噪声基底,实现白化处理噪声基底,算法流程为中频信号→功率谱估计→顶帽变换→水平门限设置→检测结果。
未验证短 波信号宽 带检测算 法,截取短波宽频段信号处理,中心频段为5.92MHz,带宽8M,截取噪声 变化大的一段数据处理,算法处理结果见图1所示,图中灰度 结构元素 为1×6的集合{1,1,2,2,1,1},内核灰度为 {2,2}。根据实际宽带接收信号的采样点数以及所占用的采样点数的管理来选取柔性形态学中结构元素,一般结构元素的长度是实际窄带信号长度的1/5,在本研究中为了保留信号强度,选取2:1的强度比值。依照水平门限直接检验和本研究的方法检测4个已知信号,实际测量参数信号1中心频率为3.313MHz,调制类型未知,信噪比粗估计为8d B,信号2中心频率为5.984MHz,调制类型AM信号,信噪比粗估计为5d B,信号3中心频率为9.620MHz,调制类型AM信号,信噪比粗估计为5d B,信号4中心频率为10.238MHz,调制类型AM信号,信噪比粗估计为7d B。水平门限检验概率结果为 :信号1为82,信号2为90,信号3为62,信号4为71. 本研究算法极爱经验概率结果为 :信号1为96,信号2为98,信号3为92,信号4为94.
3 数字信号调制方式的识别
依照信号循环密度中峰值的分布、数目等可以识别出信号,进而精确的估算MPSK信号以及MASK信号的载 波频率。计算信号的归一化循环谱密度为,依此来提取谱峰的峰值以及位置,若是信号为MFSK信号,谱峰数目就会大于1,若是存在两个谱峰,信号就可以判定为FSK2信号,若是存在3个以上的谱峰就是FSK4信号。设定单峰样式的样本序号为P,载波频率fc=P/NTs,架设瞬时幅度为a(n),标准偏差,比较门限t1与σa,若是t1<σa,表示信号为MASK信号,若是t1>σa,表示信号为MPSK信号。
对于MPSK信号而言,一般情况下 可以根据 循环密度 的峰值识 别,调试符号 对应着星 座相位,星座图上的MPSK调制信号 采用表示,当M的值为2时,对上式进行变化存在一根明显的谱线,当M为4时,同理进行八次方验算。对于QPSK若是仅仅进行平方验算处理,就会导致nЛ可变相位,导致频谱普贤出现多条。
假设有组采样率为9600Sa/s的数据文件,数字信号映射方式为二进制,数字信号是8PSK、BPSK或者QPSK的一种,依照本研究的识别方法进行藐视。先对信号做平方验算,再进行FET变换,频谱图中在3600Hz左右若是存在明显单根谱线,就表示调制方式为BPSK,若是不存在就表示非BPSK调制。在不存在的情况下在做四次方运算,在频谱图在7200Hz出是否存在单根谱线,表示调整方式为QPSK,不存在就为8PSK。需要指出的是8PSK也能通过这种方式识别出来,采样率只有9600Hz,载频往往会达到14400Hz。
本设计短波宽带系统包括硬件部分和软件部分,硬件部分为数字接收机,软件部分采用的是Labview软件开发工具,模块提供的硬件指令供软件模块调用,包括中心频率、采样率等的设置,系统的主体部分值人机交换软件平台,实施检测模块能够上实现实时接收8MHz的宽带数据,在操作界面提供多种检验模式,处理宽带数据还包括了跳频信号的分选和还原,针对促发信号的窄带检验设置独立的检验和参数提取平台。系统设计了窄带信号多路采集模块更好的满足实际工作的需求,基于SOL Server数据库将信号信息录入到管理库中,实现独立分析的功能。
表1是实际参数与检测结果的对比,适当选取宽带频谱的分辨率保证信号频谱的实时显示,受到信号环境的影响,测量值与实际参数之间存在一定误差,但是满足信号检测的要求。利用短波宽带多通道数据接收机的采集功能采集某频段的多个频点,并进行实际测试,序号1信号,起始点最大偏差 -6,漏警0,虚警0,终止点,最大偏差 -4漏警0,虚警0 ;序号2信号,起始点最大偏差 -5,漏警0,虚警0,终止点,最大偏差 -4,漏警0,虚警0 ;序号3信号,起始点最大偏差 -9,漏警0.004,虚警0.003,终止点,最大偏差5,漏警0.003,虚警0.005 ;序号4信号,起始点最大偏差 -10,漏警0.013,虚警0.011,终止点,最大偏差7,漏警0.010,虚警0.009. 在低信噪比的情况下,检测会出现漏警现象,主要是因为噪声起伏大,但是测试结果仍然能够满足实际检测的需求。
4 结束语
数字统计分析范文第6篇
1.数字电路低功耗分析
为降低数字电路总体功耗,对其低功耗技术进行分析时,主要可以从低功耗电路设计和低功耗EDA软件两个方面着手,其中低功耗电路设计关键是速度、面积等因素,就电路实际运行现状,选择适当手段进行优化,降低电路运行功耗。将低功耗技术应用到电路设计不同阶段,可以对数字电路设计进行划分,包括系统级、算法级、寄存器传输级、逻辑门级、版图级、电路级,每个层次均对应着低功耗技术,优化效果也存在一定差异。电路低功耗设计层次越高,则具有越大的优化空间,对应不同设计层次,多选择用动态功耗优化和静态功耗优化两种方法。其中,动态功耗大小受电路电压、电路翻转次数、电容等影响,在设计时可以针对降低供电电压、减小电路负载电容、降低时钟频率以及降低电路平均翻转次数等方面优化[1]。静态功耗形成主要受工艺影响,设计时需要重点控制工艺参数,优化技术如工艺控制阀、输入向量控制阀、阈值电压控制法以及电源电压控制法等。
2.数字集成电路低功耗优化技术
■2.1工艺级功耗优化
2.1.1封装技术
对电路芯片进行封装处理,使其与外界环境保持隔离,避免环境中存在的杂质腐蚀芯片而影响其电气性能,同时对芯片功耗也有较大影响。对芯片进行合理封装处理后,可以提高其散热效果,降低功耗。例如多芯片系统,芯片间接口单元占据较大比重功耗,应用MCM技术可以降低I/O功耗,减少片间互连线长度以及互连寄生电容,减少电路延时同时降低系统功耗[2]。
2.1.2比例缩小技术
数字电路集成度不断提高,器件尺寸与电容减小,且芯片间通信量降低,能够有效降低功耗。应用按比例缩小技术,不仅可以对晶体管进行比例缩小,还可以对互连线进行按比例缩小设计。缩小器件关键参数一个无量纲因子时,器件性能不变,且可以应用紧缩小沟道长度,其他参数不变的栅压缩技术对器件进行横向缩小,达到缩短延时时间及降低功耗目的。互连线比例缩小一般是缩小所有尺寸,或者是不改变线高,同时会造成边缘电容增加,存在延迟问题。如果选择应用此种技术降低电路功耗,需要重点分析其对电路可靠性的影响,并且尺寸缩小会加重噪声。
■2.2版图级低功耗优化
版图级低功耗优化需要同时对器件和互连进行优化,在数字电路集成度提高基础上,器件优化技术水平也在提高,器件尺寸越来越小,功耗也逐渐降低,开关速度增加,从此方面对电路进行优化设计时,需要根据实际情况来选择合适的器件优化。互连即连接各个器件的导线,对整个系统性能有着重要影响。数字电路集成度提高,晶体管开关速度增加,且导线横截面积降低,互连阻抗增加,导致导线RC延迟增加。同时导线间距减小,相互间串扰与感应耦合更为严重,设计时需要提高此方面重视。在对信号进行布线时,可以将电源、地和关键信号,以及高活动性信号以横截面大、间距大顶层金属布线,来降低系统运行功耗,并缩小延时。
■2.3电路级低功耗优化
2.3.1动态逻辑
数字电路存在多种逻辑结构,如静态逻辑、动态逻辑等,之间存在明显的差异。静态数字电路每个输入都要连接到一个MOS管上,逻辑功效大。而动态数字电路逻辑分为N沟道动态MOS逻辑与P沟道动态MOS逻辑,逻辑功能主要包括NMOS管陈列组成的PDN,所需晶体管数量比较少,且因为负载电容低且无短路电流,开关速度更快[3]。另外,电源与地之间无电流通路,不存在静态功耗,进而能够降低电路功耗。
2.3.2异步电路
异步电路受严格统一全局时钟控制,完成逻辑状态翻转。时钟频率分析需要结合电路延时特点,进而会产生不必要的功耗。异步电路用于时序电路时无统一时钟,输入信号基本上是在稳定状态下才会翻转,避免了输入信号间造成的竞争冒险,减少了功耗的同时避免伪跳变。
■2.4门级低功耗优化
2.4.1公因子提取
逻辑综合过程中,应用公因子提取方法可以实现逻辑网络的简化设计,且减小电路翻转、降低逻辑深度,对提高电路稳定性,降低功耗具有重要效果。在电路设计中,对于相同逻辑功能,可以选择不同逻辑结构设计,但是不同逻辑结构实现,高翻转率信号越接近输出端,经过器件越少,信号驱动负载也越少,电路功耗越低,且电路运行稳定性增强。
2.4.2单元映射
单元映射的实现,即电路设计时从门级网表到逻辑单元布局布线过程。基于图模式匹配逻辑单元映射等合理映射算法,以及合理映射而工具,可以有效降低电路功耗。对单元映射来说,手工输入对电路进行门级综合时,应用低功耗特性单元库可以从一定程度上降低电路损耗。并且,较小负载电容逻辑单元内部安排较高活动性节点,也可以达到降低电路总体功耗的效果。
3.结束语
随着专业技术水平的不断提高,近年来数字电路芯片集成度不断提高,但是芯片总体功耗一直持高不下,已经成为数字电路专业重点研究内容。结合数字电路特点,分析其常用低功耗技术,从多个层次对电路系统进行优化设计,对系统进行优化效果分析,确定数字集成电路低功耗设计方法,在提高电路运行稳定性的同时,降低其综合功耗。
摘要：功耗作为数字电路设计研究的要点,需要从技术角度出发,对各影响因素进行分析,运用低功耗技术对电路进行优化设计,提高电路性能。本文结合数字电路功耗特点,确定了电路低功耗设计方向,并重点分析了低功耗技术要点以及其在数字电路优化设计中的应用方式。
关键词：数字电路,功耗优化,电路设计
参考文献
[1]蒋文栋.数字集成电路低功耗优化设计研究[D].北京交通大学,2008.
[2]王璐璐.数字电路功耗分析及优化的研究[D].吉林大学,2013.