CMOS集成电路（精选8篇）
CMOS集成电路 第1篇
目前, 在设计中使用的主要有3种电阻器:多晶硅、MOS管以及电容电阻。在设计中, 要根据需要灵活运用这3种电阻, 使芯片的设计达到最优。
1 CMOS集成电路的性能及特点
1.1 功耗低。
CMOS集成电路采用场效应管, 且都是互补结构, 工作时两个串联的场效应管总是处于一个管导通, 另一个管截止的状态, 电路静态功耗理论上为零。实际上, 由于存在漏电流, CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20m W, 动态功耗 (在1MHz工作频率时) 也仅为几m W。
1.2 工作电压范围宽。
CMOS集成电路供电简单, 供电电源体积小, 基本上不需稳压。国产CC4000系列的集成电路, 可在3~18V电压下正常工作。
1.3 逻辑摆幅大。
CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V, VSS=0V时, 输出逻辑摆幅近似15V。因此, CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。
1.4 抗干扰能力强。
CMOS集成电路的电压噪声容限的典型值为电源电压的45%, 保证值为电源电压的30%。随着电源电压的增加, 噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压 (当VSS=0V时) , 电路将有7V左右的噪声容限。
1.5 输入阻抗高。
CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络, 故比一般场效应管的输入电阻稍小, 但在正常工作电压范围内, 这些保护二极管均处于反向偏置状态, 直流输入阻抗取决于这些二极管的泄露电流, 通常情况下, 等效输入阻抗高达103~1011Ω, 因此CMOS集成电路几乎不消耗驱动电路的功率。
1.6 温度稳定性能好。
由于CMOS集成电路的功耗很低, 内部发热量少, 而且, CMOS电路线路结构和电气参数都具有对称性, 在温度环境发生变化时, 某些参数能起到自动补偿作用, 因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路, 工作温度为-55~+125℃;塑料封装的电路工作温度范围为-45~+85℃。
1.7 扇出能力强。
扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高, 因此电路的输出能力受输入电容的限制, 但是, 当CMOS集成电路用来驱动同类型, 如不考虑速度, 一般可以驱动50个以上的输入端。
2 CMOS集成电路电阻的应用
2.1 多晶硅电阻集成电路中的单片电阻器距离理想电阻都比较远, 在标准的MOS工艺中, 最理想的无源电阻器是多晶硅条。
ρ为电阻率;t为薄板厚度;R= (ρ/t) 为薄层电阻率;L/W为长宽比。由于常用的薄层电阻很小, 通常多晶硅最大的电阻率为100, 而设计规则又确定了多晶硅条宽度的最小值, 因此高值的电阻需要很大的尺寸, 由于芯片面积的限制, 实际上是很难实现的。当然也可以用扩散条来做薄层电阻, 但是由于工艺的不稳定性, 通常很容易受温度和电压的影响, 很难精确控制其绝对数值。寄生效果也十分明显。无论多晶硅还是扩散层, 他们的电阻的变化范围都很大, 与注入材料中的杂质浓度有关。不容易计算准确值。由于上述原因, 在集成电路中经常使用有源电阻器。
2.2 MOS管电阻
MOS管为三端器件, 适当连接这三个端, MOS管就变成两端的有源电阻。这种电阻器主要原理是利用晶体管在一定偏置下的等效电阻。可以代替多晶硅或扩散电阻, 以提供直流电压降, 或在小范围内呈线性的小信号交流电阻。在大多数的情况下, 获得小信号电阻所需要的面积比直线性重要得多。一个MOS器件就是一个模拟电阻, 与等价的多晶硅或跨三电阻相比, 其尺寸要小得多。简单地把n沟道或p沟道增强性MOS管的栅极接到漏极上就得到了类似MOS晶体管的有源电阻。对于n沟道器件, 应该尽可能地把源极接到最负的电源电压上, 这样可以消除衬底的影响。同样p沟道器件源极应该接到最正的电源电压上。此时, VGS=VDS。MOS晶体管偏置在线性区工作, 有源电阻跨导曲线ID-VG S的大信号特性。这一曲线对n沟道、p沟道增强型器件都适用。可以看出, 电阻为非线性的。但是在实际中, 由于信号摆动的幅度很小, 所以实际上这种电阻可以很好地工作。其中:K′=μ0C0X。可以看出, 如果VDS< (VGS-VT) , 则ID与VDS之间关系为直线性 (假定VGS与VDS无关, 由此产生一个等效电阻R=KL/W, K=1/[μ0C0X (VGS-VT) ], μ0为载流子的表面迁移率, C0X为栅沟电容密度;K值通常在1000~3000。实验证明, 在VDS<0.5 (VGS-VT) 时, 近似情况是十分良好的。虽然可以改进电阻率的线性, 但是牺牲了面积增加了复杂度。
在设计中有时要用到交流电阻, 这时其直流电流应为零。所示的有源电阻不能满足此条件, 因为这时要求其阻值为无穷大。显然这是不可能的。这时可以利用MOS管的开关特性来实现。
3 电容电阻
交流电阻还可以采用开关和电容器来实现。经验表明, 如果时钟频率足够高, 开关和电容的组合就可以当作电阻来使用。其阻值取决于时钟频率和电容值。
在特定的条件下, 按照采样系统理论, 在周期内的变化可忽略不计。
其中, fc=1/T是信号Φ1和Φ2的频率。这种方法可以在面积很小的硅片上得到很大的电阻。例如, 设电容器为多晶硅多晶硅型, 时钟频率100 k Hz, 要求实现1 MΩ的电阻, 求其面积。可知电容为10 p F。假设单位面积的电容为0.2 p F/mil, 则面积为50mil。如果用多晶硅, 取最大可能值100Ω, 并取其最小宽度, 那么需要900mil。当然在开关电容电阻中除了电容面积外还需要两个面积极小的MOS管做开关。可以看出, 电容电阻比多晶硅电阻的面积少了很多。而在集成电路设计中这是十分重要的。
CMOS电池供电电路故障解决办法 第2篇
可是用过午饭后回到电脑前，开机，问题出现了!开机时出现BIOS校验失败的提示，按F1键可以进入系统，系统时间自动变为5月31日了。进入BIOS中可看到，所有的设置全为出厂时的初始设置。好不容易重新设置好后，启动系统不再提示出错信息。谁知第二天再开机又出现相同的故障。
使用过程中笔者发现，重新启动计算机时(不掉电)，BIOS信息能得到存储。而关机以后再开机，便得重新设置BIOS。虽然进入系统后操作正常，但是每当第一次使用机器时就先得设置BIOS，使用起来极为麻烦，并且有的应用软件因为系统时间发生了变化造成不能正常使用，
经查阅有关资料得知，开机时CMOS存储器由开关电源(也就是主机电源)供电，关机后由CMOS电池供电电路供电。我根据故障现象初步判断为CMOS电池失效，换上一粒新电池，故障依旧。幸好笔者具备一定的电子维修技术基础，经查主板CMOS电池供电电路，发现一贴片三极管损坏，但市面上没有这种贴片三极管销售。考虑到CMOS供电电路为普通电路，对元件没有什么特别的要求，根据电路分析，此管为PNP型三极管，于是决定选用常见的9012普通三极管替换，由于贴片三极管体积很小，9012三极管不便于在原来的位置焊接，我将9012三极管固定在主板上，从三极管的三个引脚焊接三根导线，并焊接到贴片三极管原来的三个焊点上。经过以上的处理，BIOS信息得以存储。至此故障排除，此主板使用至今一切正常。
CMOS集成电路 第3篇
1.1 功耗低
CMOS集成电路采用场效应管, 且都是互补结构, 工作时两个串联的场效应管总是处于一个管导通, 另一个管截止的状态, 电路静态功耗理论上为零。实际上, 由于存在漏电流, CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20m W, 动态功耗 (在1MHz工作频率时) 也仅为几m W。
1.2 工作电压范围宽
CMOS集成电路供电简单, 供电电源体积小, 基本上不需稳压。国产CC4000系列的集成电路, 可在3~18V电压下正常工作。
1.3 逻辑摆幅大
CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。当VDD=15V, VSS=0V时, 输出逻辑摆幅近似15V。因此, CMOS集成电路的电压电压利用系数在各类集成电路中指标是较高的。
1.4 抗干扰能力强
CMOS集成电路的电压噪声容限的典型值为电源电压的45%, 保证值为电源电压的30%。随着电源电压的增加, 噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压 (当VSS=0V时) , 电路将有7V左右的噪声容限。
1.5 输入阻抗高
CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络, 故比一般场效应管的输入电阻稍小, 但在正常工作电压范围内, 这些保护二极管均处于反向偏置状态, 直流输入阻抗取决于这些二极管的泄露电流, 通常情况下, 等效输入阻抗高达103~1011Ω, 因此CMOS集成电路几乎不消耗驱动电路的功率。
1.6 温度稳定性能好
由于CMOS集成电路的功耗很低, 内部发热量少, 而且, CMOS电路线路结构和电气参数都具有对称性, 在温度环境发生变化时, 某些参数能起到自动补偿作用, 因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路, 工作温度为-55~+125℃;塑料封装的电路工作温度范围为-45~+85℃。
1.7 扇出能力强
扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高, 因此电路的输出能力受输入电容的限制, 但是, 当CMOS集成电路用来驱动同类型, 如不考虑速度, 一般可以驱动50个以上的输入端。
2 使用CMOS集成电路时应注意的问题
在电子制作中使用CMOS集成电路时, 除了认真阅读产品说明或有关资料, 了解其引脚分布及极限参数外, 还应注意以下几个问题:
2.1 电源问题
2.1.1 CMOS集成电路的工作电压一般在
3~18V, 但当应用电路中有门电路的模拟应用 (如脉冲振荡、线性放大) 时, 最低电压则不应低于4.5V。由于CMOS集成电路工作电压宽, 故使用不稳压的电源电路CMOS集成电路也可以正常工作, 但是工作在不同电源电压的器件, 其输出阻抗、工作速度和功耗是不相同的, 在使用中一定要注意。
2.1.2 CMOS集成电路的电源电压必须在规定范围内, 不能超压, 也不能反接。
因为在制造过程中, 自然形成许多寄生二极管。
2.2 驱动能力问题
CMOS电路的驱动能力的提高, 除选用驱动能力较强的缓冲器来完成之外, 还可将同一个芯片几个同类电路并联起来提高, 这时驱动能力提高到N倍 (N为并联门的数量) 。
2.3 输入端的问题
2.3.1 多余输入端的处理。
CMOS电路的输入端不允许悬空, 因为悬空会使电位不定, 破坏正常的逻辑关系。另外, 悬空时输入阻抗高, 易受外界噪声干扰, 使电路产生误动作, 而且也极易造成栅极感应静电而击穿。所以“与”门, “与非”门的多余输入端要接高电平, “或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高, 功耗也不需特别考虑时, 则可以将多余输入端与使用端并联。
2.3.2 输入端接长导线时的保护。
在应用中有时输入端需要接长的导线, 而长输入线必然有较大的分布电容和分布电感, 易形成LC振荡, 特别当输入端一旦发生负电压, 极易破坏CMOS中的保护二极管, 其保护办法为在输入端处接一个电阻。
2.3.3 输入端的静电防护。
虽然各种CMOS输入端有抗静电的保护措施, 但仍需小心对待, 在存储和运输中最好用金属容器或者导电材料包装, 不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时, 工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏, 如不宜穿尼龙、化纤衣服, 手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时, 使用的设备必须良好接地。
2.3.4 输入信号的上升和下降时间不易过
长, 否则一方面容易造成虚假触发而导致器件失去正常功能, 另一方面还会造成大的损耗。对于74HC系列限于0.5us以内。若不满足此要求, 需用施密特触发器件进行输入整形。
2.3.5 CMOS电路具有很高的输入阻抗, 致
使器件易受外界干扰、冲击和静电击穿, 所以为了保护CMOS管的氧化层不被击穿, 一般在其内部输入端接有二极管保护电路。其中R约为1.5~2.5KΩ。输入保护网络的引入使器件的输入阻抗有一定下降, 但仍在108Ω以上。
2.4 CMOS的接口电路问题
2.4.1 CMOS电路与运放连接。
当和运放连接时, 若运放采用双电源, CMOS采用的是独立的另一组电源, 电路中, VD1、VD2为钳位保护二极管, 使CMOS输入电压处在10V与地之间。15KΩ的电阻既作为CMOS的限流电阻, 又对二极管进行限流保护。若运放使用单电源, 且与CMOS使用的电源一样, 则可直接相连。
2.4.2 CMOS与TTL等其它电路的连接。
在电路中常遇到TTL电路和CMOS电路混合使用的情况, 由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同, 因此他们之间的连接必须通过电平转换或电流转换电路, 使前级器件的输出的逻辑电平满足后级器件对输入电平的要求, 并不得对器件造成损坏。逻辑器件的接口电路主要应注意电平匹配和输出能力两个问题, 并与器件的电源电压结合起来考虑。
2.5 输出端的保护问题
2.5.1 MOS器件输出端既不允许和电源短
接, 也不允许和地短接, 否则输出级的MOS管就会因过流而损坏。
2.5.2 在CMOS电路中除了三端输出器件
外, 不允许两个器件输出端并接, 因为不同的器件参数不一致, 有可能导致NMOS和PMOS器件同时导通, 形成大电流。但为了增加电路的驱动能力, 允许把同一芯片上的同类电路并联使用。
2.5.3 当CMOS电路输出端有较大的容性
负载时, 流过输出管的冲击电流较大, 易造成电路失效。为此, 必须在输出端与负载电容间串联一限流电阻, 将瞬态冲击电流限制在10m A以下。
摘要：集成电路按晶体管的性质分为TTL和CMOS两大类, TTL以速度见长, CMOS以功耗低而著称, 其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。CMOS集成电路的性能特点微直流功耗-CMOS电路的单门静态功耗在毫微瓦 (nw) 数量级。高噪声容限-CMOS电路的噪声容限一般在40%电源电压以上, 所有的输入均有删保护电路, 良好的抗辐照特性等。CMOS缓冲器或大电流驱动器由于其本身的低输出阻抗, 必须注意这些电路采用大负载电容 (≥500PF) 时等效于输出短路的情况。为此, 对CMOS集成电路的基本理论进行了探讨, 并论述了CMOS集成电路应用中应注意的一些问题。
CMOS集成电路 第4篇
关键词：低功耗,CMOS集成电路,设计方法,分析
1.低功耗CMOS集成电路的基本特点
低功耗的CMOS集成电路,其基本的特点主要有以下几点:一是较低的运行功耗。因为该电路使用了场效应管,其内部有很多互补结构,因此在运行时所处的工作状态也有较大的不同。二是抗干扰能力强。在整个集成电路运行的过程中,其电压噪声容量占比为百分之四十五。而随着电压的增加,其噪声的容量也会不断的增加。三是驱动能力强。由于电路自身的输入阻抗较强,因而其驱动能力也相对较强。四是稳定性强。该电路在运行的过程中,其内部散发的热量实际较少,而当外部出现较大的温度变化时,内部参数就能达到相互补偿的目的。五是电路逻辑与范围的摆幅相对较大。
2.低功耗CMOS集成电路的设计方法
2.1电源
通常情况下,低功耗CMOS集成电路在工作的过程中,其电压应该保持在3~18V左右。但是当一些模拟的应用存在于集成电路中时,就必须保证最低电压在4V以上。低功耗CMOS集成电路本身的工作电压相对较宽,因此在选择电流电路的过程中,对于稳压的设备,则无需加以考虑。但是电路的电压在进行接线的过程中,则必须确保电压不会被反接或者不超压。
2.2驱动
低功耗CMOS集成电路由于本身的驱动能力较强,因此在设计电路的过程中,可以通过并联的方式,连接一些具有较强驱动能力的缓冲器,这样才能将整个集成电路的驱动能力有效的提高。而随着并联数量的不断改变,驱动能力也会随之增长。
2.3设计输出、输入端
(1)设计输出端。在设计输出端的过程中,首先要采取有效的措施保护好线路。同时在设计CMOS的输出器件的过程中,要防止发生接地短接以及电源短接,从而避免电流破坏CMOS管。在低功耗CMOS集成电路中,还要防止出现输出端并接,这样才能有效的避免不同器件的不同参数,导致其出现电流导通过大的问题。而为了促使电路获得较高的驱动能力,就需要确保输出端的器件规格以及参数相一致,同时还要对其进行严格的验证,然后才能进行并联。
(2)设计输入端。在设计输入端的过程中,先要处理一些多余的输出端。而在设计整体电路的过程中,还要防止输入端发生悬空的现象,从而避免破坏电路的逻辑关系。而如果输入端出现了悬空的现象,还会导致出现较高的输入阻抗,并将外界噪声的干扰性增大,从而使得集成的整个电路出现错误动作,进而引发静电击穿等故障。而在设计一些多余的输入端的过程中,则必须采用介入低电平的方式。电路工作时如果速度相对较慢,就需要采用输入端与使用短并联的方式进行设计,并且还要介入保护输入端的长导线。在设计电路的过程中,还需要控制内部的电感以及分布电容,防止发生震荡,从而对内部的二极管造成破坏。同时还需要保护好输入端的静电,并且在运输、组装以及调试电路板的过程中,还需要将接地工作做好。尽管低功耗CMOS集成电路抗静电能力相对较好,但还是需要人工做好接地防护。从而防止发生静电击穿的问题。另外,还要将信号输入的上升以及下降的实践减少,避免出现较大的损耗,从而防止虚假触发。
(3)接口设计。在设计电路接口的过程中,要严格的构架整个集成电路,同时在运放连接的过程中,要确保电源在电路中时独立的。而在整个CMOS集成电路中,还要将接入CMOS电路的电压严格控制在10V以下。若使用单一的电源,就可以通过直接连接的方式进行接口设计。而若使用TTL电路与CMOS集成电路混接的方式,则针对集成电路中不同的输出输入电平、负载能力以及电路电压等,还需要进行一个转接电路设计,从而防止集成电路上的各个内部器件出现损坏。在设计逻辑电平的过程中,还要确保接口电路匹配的电平能够满足电路的要求。
3.总结
综上所述,通过对低功耗CMOS集成电路设计方法的分析,可以看出,随着集成电路技术的飞速发展,使得电路的性能也获得了较大的提高,而在电子元器件生产设计的过程中,低功耗CMOS集成电路本身也获得了广泛的应用和推广。
参考文献
[1]马芝.低功耗方法在So C芯片设计中的应用[J].中国集成电路,2010,07:38-41+46.
[2]刘翀,涂煜金.浅谈低功耗CMOS集成电路设计方法[J].硅谷,2010,21:52.
[3]罗广存.CMOS集成电路设计技术探索和分析[J].科技资讯,2015,02:10.
CMOS集成电感的建模与仿真 第5篇
关键词：射频电感,电感建模,工艺设计套件
随着硅集成电路技术的日益发展和通信系统的快速增长，以CMOS硅工艺为基础的硅基射频集成电路逐渐以低成本、低功耗等优势在低频段得到广泛的应用。其中在片螺旋电感是射频电路中最为关键的器件之一，承担着射频电路中的几项主要功能，包括:电路调谐、阻抗匹配、高通和低通滤波器，以及RF扼流圈等。在射频集成电路设计中，螺旋电感的性能直接影响到电路的整体性能[1]。在以硅材料为衬底的组件或电路中，其工作性能往往随工作频率上升而出现衬底损耗而下降。因而，有效的分析并获得硅基电感的模型及其模型参数，已成为实现硅基集成电路的一大挑战。根据电路设计的不同要求，电感模型的建立通常有多种不同的工具和方法。论文分析了利用MATLAB,ADS软件协同仿真制作集成螺旋电感，以及利用Cadence公司的VPCM(Virtuoso无源器件建模)功能定制所需电感的建模过程，讨论了它们各自的优缺点;并针对它们的各自的局限性，研究了基于射频CMOS PDK(CMOS Process Design Kit，工艺设计包)，集ADS和VPCM工具于一体的电感建模方法，并对其进行了验证，仿真结果与测试结果相吻合。
1 MATLAB与ADS结合仿真的集成电感模型建立
利用MATLAB与ADS结合仿真的建立集成电感模型主要分三个步骤:1)用Matlab仿真获得电感初始尺寸，包括:W—绕线宽度;S—绕线间距;N—绕线圈数;Rin—电感内径等;2)在ADS中建立电感元件;3)使用ADS的schematic/layout co-simulation功能，对MATLAB得到的初始尺寸进行优化，得到所需的电感模型。譬如，若需要一个在频率Freq=2.6GHz,L=2.08 n H的电感，先进行MATLAB仿真，得到所需电感的初始尺寸:W=6μm,S=2μm,N=5.5,Rin=60μm;将上述数据代入ADS中，进行优化仿真。可得到优化结果为:Rin=31.8μm,N=6.5,W=6μm,S=2μm。虽然与MATLAB仿真的初始值有一定偏差，但是这样可以大大缩减仿真电感的时间。
为了验证该模型的准确性，以一组八边形电感为例，建立间距S=1.5μm，金属线宽W=8μm，圈数T=7的电感模型，其内径Rin从50μm以步长10μm变化到90μm，均采用顶层金属为线圈主体制作。将流片所得到的电感S参数带回ADS中进行数据处理，得到实测数据与仿真数据对比结果如表1，偏差计算结果为:电感值的偏差到小于6%,Q值的偏差达5.7%。同时，由于MATLAB初仿代码中的所用公式为螺旋电感计算公式，没有考虑临近等高频效应，所以用代码仿真得到的数据主要适用于频率较低的范围。因此，利用MATLAB与ADS结合仿真，可制作低频的比较简单的螺旋电感。
2 Cadence VPCM(Virtuoso无源器件建模)定制电感
VPCM是Cadence Virtuoso中的用于电感建模的工具，它可以根据电路设计的实际需要生成特定电感。利用衬底技术文件中提供的金属层和多晶硅层的厚度、电导率等参数，VPCM可以定制简单的螺旋电感，差分电感，多层串、并联电感。定制电感的过程如下:1)根据需要选择电感结构:形状(圆形，正方形，八边形)，结构(螺旋，差分)，端口数(对称-两个端口;差分-带中间抽头);2)综合:根据需要制定仿真目标(工作频率，感值，最小Q值，最大允许面积，最小自谐振频率)，选择仿真方式:准静态仿真，等效电路仿真或全波电磁场仿真。同时可根据经验设置初始仿真物理尺寸。VPCM进行综合优化后，可得到很多种不同尺寸的电感结构，需要根据电路实际性能及布局要求进行选择。
VPCM定制电感给电路设计带来了很大的方便，利用衬底技术文件中提供的金属层和多晶硅层的厚度、电导率等参数，VPCM根据需要的电感值、Q值和fres(自谐振频率)生成电感的同时，还可生成电感的版图结构及等效电路模型。为了验证模型的准确性，采用SMIC RF CMOS工艺生成一组电感，间距S=2μm，并在硅片上实现这些电感，利用所测得的S参数获得Y参数，由公式(1)和式(2)可获得电感值和品质因数。
式中，Y11是Y参数的分量。通过VPCM生成的电感及其实测数据如表2所示。
VPCM生成的电感的感值L和Q值与实测数据都有不同程度的偏差。电感值的偏差小于4%,fres的偏差小于10%。Q值的偏差相对较大，高达40%。由于RF设计需要更精准的电感，所以如同MATLAB，通过VPCM得到的电感值及物理尺寸也只能作为参考，需进一步验证方可使用[2]。
3 基于FDK(Foundry design kit，工艺设计套件)的电感模型定制
电感模型库在电路的设计和仿真中必不可少，准确、尺寸覆盖范围广的电感模型库可提高电路的设计效率和性能。在Cadence界面上设计了一套实用的PDK库[3]，可为IC设计公司提供的自动化的设计环境，消除不必要的人为操作工作并确保设计定案成功。不同制程的混合信号/射频的完整设计流程涵盖射频IC研发的前端与后端，提供方法整合电路层面的设计与仿真、电路布局、布局验证与精确的射频组件模型。在前端流程，混合信号/射频制程的基础组件在一般设计环境与模拟工具上执行，而在后端流程则涵盖参数化单元(PCell)，其中包括图像导向的布局，得以提供自动化与完整的设计流程。同时设计流程中也提供Callback(回调函数)功能以减少数据输入[4]。
3.1 交互式多样化的FDK模型
FDK设计和开发是一个系统工程，需要工艺和设计的全面配合，并不断地完善和更新。传统的代工设计套件通常缺少精准的scalable(可变参数)电感模型，且有源器件采用了固定结构的版图，即每个器件都有与之相对应的model(模型)，设计者通常只能在一个较大的电感库中找到有限的离散的电感值，导致设计者的设计平台和电路优化性能受到了局限。
scalable模型中，各元件的值可用与版图结构和工艺参数相关的物理公式进行计算，因此有较高的可缩放性和准确性。同时，scalable模型还能够简化电路的设计过程，提高电路的仿真性能。Scalable电感模型的建立方法可归纳为:(1)确定片上电感拓扑结构，根据电路拓扑结构中各元件的物理含义计算初值;(2)将元件值代入等效电路拓扑结构中，对电路进行仿真;(3)将仿真与测试结果作比较，检验两者之间的误差，看误差是否满足要求;(4)若误差太大，调整优化参数，直至误差符合要求;(5)将物理公式、scalable方程以及模型的拓扑结构整合成完整的电感scalable模型库[5]。
模型采用中芯国际0.18μm工艺，建立间距为2μm，金属线宽为10μm，内径从30μm以步长5μm变化到80μm，圈数从一圈到六圈的八边形电感建立FDK模型。将流片得到的电感S参数带回ADS中进行数据处理，得到的结果图1所示。
由图1可见，当线宽与间距保持不变时，随着圈数的增加，差分电感感值呈线性分布，品质因数Q呈矢叠分布，即对于某一感值，有两种或者更多的电感结构组合与之相对应，这样在实际的电路设计中，就可以根据需要选取所需结构的电感。这种交互式参数可变模型极大地方便了射频集成电路设计要求，对于不同工艺条件下的电感，只要改变其工艺参数以及优化参数值即可，这种建模方法也是今后模型库开发的一种趋势。
3.2 基于2—π等效模型的集成电感的建模与仿真
片上集成电感建模分为分段电路模型和集总电路模型，分段电路模型虽然可以用于任何结构分布系统的仿真，但模型中器件数目太多，SPICE网表复杂，仿真速度慢。集总模型拓扑结构对于给定的螺旋电感，能快速生成可靠的子电路模型，结构简单、通用且稳定。
包含9个元件的螺旋电感的单π模型已被SPICE模拟器广泛采用，但由于单口模型不能准确描述分布效应和高阶损耗，包括趋肤效应、临近效应以及由有损硅衬底的涡流和电容耦合导电电流造成的损耗，该模型在一定的频率范围内适用于低损耗衬底上的电感值比较小的螺旋电感[6]。2—π电感模型在传统单π电感模型的电感部分接入了并联的Rp1和Lp1，表征趋肤效应和邻近效应;在衬底部分接入了并联的Rsub和Csub，表征衬底的电磁损耗。这种片上电感集总的2—π模型与传统单π模型相比，因考虑了趋肤效应和临近效应及分布效应这些损耗机制的影响，在自谐振频率范围内可以更加精确地模拟不同电感结构和不同衬底材料的片上螺旋电感。采用集总的2—π电感模型如图2所示[7]。图2中，Cm为金属导线间电容，Cp是下层引出线与螺旋线圈之间的交叠电容，Cox,Csi和Rsi均为衬底电损耗参数，Ls(f),Rs(f)分别表示螺旋电感的串联电感与串联电阻，由于考虑了邻近效应、趋肤效应和衬底涡流损耗，它们是与频率相关的量。
计算公式为
式(3)中，N为电感圈数;l为线圈总长度;s线圈间距;w线圈宽度;t金属层厚度;le'为平均直径;εox为氧化层介电常数;h顶层金属与下层金属之间的距离;tox上层金属到衬底的距离;tsub衬底厚度;Gsub,Csub为与工艺相关的拟合参数，分别表示单位面积的电导和电容。
现以金属线宽等于10μm，间距等于2μm，内径为80μm，圈数为3μm，用顶层金属制作的单层差分电感为例，频率范围0.5—8.5 GHz，结合中芯国际工艺的特点，来分析电感模型的建立过程。电感的建模基于中芯国际射频CMOS PDK平台，采用ADS、VPCM相结合来进行性能的仿真和优化。在建模中使用Cadence的VPCM仿真器及ADS软件进行优化[8]。首先启动VPCM，加载与工艺相对应的工艺文件，根据所要建模的电感值及工作频率生成该电感的初始子电路，因为工艺的对应性，生成的子电路里已经包含了一些与实际物理值相近的物理元件，将所生成的初始电路调入ADS生成电路示意图符号，并加上相应的入端口和输出端口，即可得到初始电路模型。
将实测的差分电感的S参数调入ADS仿真器，经过De-embeding(去嵌入)后得到其S参数如图3中粗线所示，而用初始电路的S参数仿真结果如图3中细线所示。
再根据各个参数在模型中的不同作用对初始电路进行相应调整。在史密斯圆图中上半部分向原点一侧趋近，表明模拟等效电路的感值低于实测数据，由于参数Ls对电感值起决定作用，则在VPCM子电路中将Ls设为变量，进行反复调试，可得到与实测数据相逼近的曲线。对每一个分立元件调整后，2—π等效电路模型仿真结构与实测数据拟合情况如图4所示，图4(a)表征实测的电感等效电阻与2—π模型等效电阻的拟合情况;图4(b)和(c)分别表示实测的电感与2—π模型仿真的L、Q值拟合状况。通过调整等效电路中的分立元件，使2—π电感模型与实际流片的电感电学特征值相切合，这种针对特定尺寸调整好的电感模型即为固定电感模型，可带入电路的设计仿真中进行验证。
( 粗线为实测 S 参数， 细线为模型仿真 S 参数)
将固定电感模型中的所有分立元件值用与电感物理尺寸及工艺参数相应的公式表示，进行优化调整，得到与实测值相逼近的物理曲线(L,Q,R)，通过调整多组固定尺寸的电感，提取表达式的拟合系数，即可得到scalable电感模型，如图5所示。
4 总结
在电感建模的过程中，采用MATLAB与ADS协同仿真来建立电感模型，这种方法比较快捷，但是误差比较大，只适合于电感原始模型的建立，需进行进一步的优化才可用于电路设计中。而采用VPCM定制电感，通过加载与应用工艺相关的工艺文件，可得到与工艺切合得较好的电感模型;但是通过实际流片验证，该模型与实际工艺还是存在一定的差异，所以仍需建立一种更精准的电感模型。论文通过对FDK电感模型进行研究，得到一个具有连续性感值分布，矢叠性Q值分布的电感库，可极大地方便了电路工程师的设计。以电感集总物理模型为基础，进行2—π电感模型的建立，包括固定尺寸电感模型建立和scalable电感模型的建立，并优化调整到与实测电感的L及Q值曲线相拟合。
参考文献
[1]黄志忠,殷晓星,崔铁军,等.硅基平面螺旋电感的等效电路模型和参数提取.电波科学学报,2005;(20)6:770-783
[2]多新中,文建,康英,等.利用VPCM设计深亚微米RFCMOS的LCVCO.电子设计应用,2009;5(40):41-48
[3]杨伟,李儒章.基于Cadence界面的工艺设计包设计方法.微电子学,2005;(35)5:504-508
[4]王浩,黄勇,吴林.对射频电感实现PDK参数化和模的难点处理.中国集成,2012;12(139):38-45
[5]邹欢欢.RF CMOS片上螺旋电感模型及模型库的开发.杭州:杭州电子科技大学,2010
[6] Huang F Y,Jiang N,Bian E L.Modeling of single equivalent circuitfor on-chip spiral inductors.Solid State Electronics,2005;49:473-478
[7]杨帆,王向展,郑薇,等.硅衬底片上螺旋电感宽带2π等效电路模型.半导体学报,2006;27(6):1084-1088
音频功率放大器的CMOS电路设计 第6篇
随着集成技术的迅猛发展,体积小巧的便携通信设备有了更加广阔的市场前景。但是对于应用于这些便携式设备中的音频功率放大器芯片则有更加严格的要求。便携式设备体积小,由电池供电,所以要求音频功率放大器芯片有尽可能少的外围设备,尽量低的功耗。此外,对于通信设备而言,在频率217 Hz时会产生CDMA噪声,所以音频功率放大器必须也有较强的电源抑制比(PSRR)。本文中的音频功率放大器就是为了使用尽可能少的外部组件提供高质量的输出功率而专门设计的,它不需要外接自举电容和耦合电容,所以非常适合于移动电话或其他低压设备。
1 电路结构设计
众所周知,AB类功放有比A类功放更高的效率,比B类放大器更低的交越失真。是现在音频功率放大器市场上的主力军。输出运放是整个电路的核心,它的性能直接影响着整个芯片的各性能参数
1.1 运放结构的选择[1]
本文中运用两个AB类输出的运放组成桥式结构,如图1所示。第一个放大器的增益可由外部设置,而第二个放大器的增益是内部固定的单位增益。第一个放大器的闭环增益由Rf和RI的比值来确定,第二个放大器的增益由内部两个20 kΨ的电阻固定。图1中可以看出,第一个放大器的输出作为第二个放大器的输入,这样使得两个放大器的输出在幅值上是相等的,而相位上相差180°。因此,整个电路的差分增益为:
桥式结构的工作不同于经典的单端输出而负载另一端接地的放大器结构和单端结构的放大器相比桥式结构的设计有其独特的优点。它可以差动驱动负载,因此在工作电压一定的情况下输出电压的摆幅可以加倍。在相同条件下,输出功率是单端结构的4倍。桥式结构和单端结构相比还有另外一个优点[2]。由于是差分输出,VO1和VO2偏置在1/2VDD,因此在负载上没有直流电压。这样就不需要输出耦合电容,而在单电源供电单端输出的放大器中这个电容是必须的,没有输出耦合电容,负载上1/2VDD的偏置可以导致集成电路内部的功耗和可能的响度损失[3]。鉴于以上的种种优点,这里选择的电路结构为,由两个AB类输出运放组成的桥式连接放大器结构。
1.2 放大器电路结构
放大器电路图如图2所示。放大器第一级为折叠共源共栅结构,这种结构改善了两级运算放大器的共模输入范围以及电源噪声抑制特性[4]。它可以看做是一个差分跨导级与电流级级联再紧跟一个Cascode电流镜负载的结构。第二级为AB类推挽式输出,这种输出可以高效地利用电源电压和电源电流。和一般共源共栅放大器所不同的是,在输出端加入了M11,M12,M13,M14四个管子,使单端输出变成了双端输出。这四个管子与偏置电路、第二级的推挽式输出电路共同组成了两个跨导线性环[5]。
跨导线性环是一个通过非线性电路提供线性关系的电路。图2中M21,M13,M23,M24和M22,M12,M25,M26各组成了一个跨导线性环,容易得出:
结果得到了一个与晶体管尺寸有关的电流表达式,由式中可以看出,输出功率管M21的静态电流由M13,M21,M23,M24的宽长比与电流决定,与输入信号无关[6]。因此,预先设定好四个管子的宽长比,给M13,M23,M24以固定的电流,输出功率管的静态电流就被确定下来了。但是运放中加入四个MOS管是否不会影响运放的其他性能。从信号通路的角度看,晶体管M11,M12,M13,M14中只流过直流电流,没有交流电流从中通过,它们屏蔽了交流行为,对来自第一级的电流表现为一个无穷大的交流阻抗[7]。这四个MOS管设置了输出功率管的静态电流,但是对于第一级的增益、带宽均不起作用。所以放大器的增益仍然为:
使用跨导线性环的目的是当一个输出晶体管流过大电流时,防止另一个输出晶体管关断。实际上,当M21流过一个大的输出电流时,M22就有可能被关断。在流过大的输出电流的情况下,至少要保证M22上能流过一个最小的电流,这样就可以减少交越失真并且提高速度[8]。
对于这样的多极点两级运放来说,在输出端电阻和电容串联做米勒补偿[9],以增大相位裕度,提高稳定性。通过频率补偿,两个主极点分别为:
式中:RA是从M9漏端到地的总阻抗;CA是M9漏端到地的总寄生电容;CL是输出端的总电容。p1是第一级放大器的输出端产生的极点,米勒补偿后离原点最近,成为主极点;p2是输出端产生的极点,米勒补偿后离原点较远。同时由于电阻和电容形成了通路,产生一个零点:
适当调节R,使z=p2,可使零点与第二主极点相互抵消,增加了系统的稳定性[10]。
2 仿真结果及分析
仿真性能参数如表1所示。用Cadence Spectre进行仿真,使用了华润尚华0.5μm的N阱CMOS工艺模型,模拟环境是VDD=5 V,T=27℃典型条件。
在5 V单电源下驱动8Ψ负载,对于1 kHz,4 V峰-峰值的正弦波激励,仿真得到负载上的电压基波幅度为3.91 V。此时电源消耗的平均功率为3.15 W,功率放大器的效率为60.7%。总谐波失真为0.098%。总体上THD和效率随输入电压变大而增加。放大器频域响应如图3所示。
3 结语
该设计的AB类输出功率放大器电路,采用折叠式共源共栅结构,功率管推挽式输出,同时利用外部电流源供电,采用低压共源共栅电流镜结构的偏置电路。仿真结构表明该运放具有高增益,低输入失调电压,低THD等特点,同时具有良好的频率特性,较低的静态功耗满足一块高性能的类音频功放芯片的要求
参考文献
[1][美]毕查德.拉扎维.Design of analog CMOS integratedcircuit[M].西安:西安交通大学出版社,2003.
[2][美]Willy Sansen M C.模拟集成电路设计精粹[M].北京:清华大学出版社,2008.
[3]曹政新,熊绍珍.一种新的超低THD低功耗CMOS音频功率放大器[J].半导体学报,2006,27(9):1552-1556.
[4]李鸿基,龚敏.音频功放芯片中AB类输出运放的设计[J].现代电子技术,2007,30(20):192-194.
[5]何卫东,蒋亚东.新型桥式连接音频功率放大器设计[J].传感技术学报,2006,19(5):1585-1587.
[6]汪少康,吴金.一种BTL低静态功耗CMOS音频功率放大器的设计[J].电子器件,2008,31(2):472-475.
[7]张金柱.功率放大器的输出级电路设计与应用[J].山西电子技术,2008(3):30-31,68.
[8]HUIJSINGJ H.运算放大器理论与设计[M].北京:清华大学出版社,2006.
[9][美]ALLEN P E,HOLBERG D R.CMOS模拟集成电路设计[M].2版.北京:电子工业出版社,2005.
基于CMOS电路的温度计的设计 第7篇
关键词：CMOS,温度计,数字电路,模拟电路
1 引言
温度是一个基本物理量, 自然中的一切过程无不与温度密切相关。温度计是用来测量物体温度高低和反映周围环境热量变化的常用仪器。如今市场上的温度表有很多种, 常见的温度计有水银温度计、液体温度计以及单片机温度计等。每种温度表的原理和结构也都各不一样, 我们可以根据生活需求和生产需要来选择合适的温度计来测量温度。
出于对提高温度表的工作性能和节省成本这方面考虑, 结合对于市场上温度计的调查了解, 我们提出用CMOS电路实现对温度的计数, 此温度计具有成本低廉、读数精度高、可以手动调零和改变比例尺等突出特点, 为工业生产和日常家用提供了一种新的测量温度的方式。
2 系统总方案设计
该温度计主要有四部分组成, 传感器装置, AD转换器, 四异或门和液晶显示屏组成。其系统框图如图1所示。
如图所示, 传感器采用KTY10, AD转换器采用ICL7106, 液晶显示屏使用三位半的液晶显示器, 而四异或门由CD4030组成。四异或门CD4030用来控制液晶显示屏的小数点, 使得液晶显示屏能够显示准确的读数。
3 系统硬件设计
整个温度计的硬件设计如图2所示。
如图所示电路是整个温度计的电路图, 主要包括高精度模数转换器ICL7106, 温度传感器KTY10, 四异或门CD4030以及三位半液晶显示屏。
电路图中各元件作用如下:RP1用于标定比例尺;RP2用于调零;R3、R7和R8用于提高温度传感器的线性度;阻容原件R1、R5、C1～C5用于模数转换器所需要的时钟信号发生器和存储原件;R2、R4、R6用来保护电路中的元器件, 防止元件因为电压过高被损坏。
3.1 高精度模数转换器ICL7106
ICL7106是目前广泛应用的一种三位半A/D转换器, 包含有控制三位半液晶显示器的所有有源元件, 能铸成三位半液晶显示的数字电压表。ICL7106内部包括摸拟电路和数字电路两大部分, 二者是互相联系的。一方面由控制逻辑产生控制信号, 按规定时序将多路模拟开关接通或断开, 保证A/D转换正常进行;另一方面模拟电路中比较器输出信号又控制着数字电路的工作状态和显示结果。
ICL7106的主要特点:
(a) 采用7～15V单电源供电, 可选用9V叠层电池。
低功耗 (约16mW) 。
(b) 输入阻抗高 (1010Ω) 。
内设时钟电路、+2.8V基准电源、异或门输出电路, 能直接驱动三位半液晶显示器。
(c)
A/D转换精度高达±0.05%, 且具有自动调零、自动判定极性等功能。
(d) 外围电路简单, 仅需配5只电阻、5只电容和LCD显示器, 即可构成一块DVM (直流电压表) 表头。
其抗干扰能力强, 可靠性高。
3.2 四异或门CD4030
CD4030是4个独立的异或门组成的芯片, 它为系统设计者提供一种直接的异或门功能实现的方式。CD4030用来控制十进制小数点。其引脚图如图3所示。
如图所示为CD4030的引脚图, 其特性如下:
(a) 高电压型 (20V的额定电压值) 。
(b) 中速运行:在VDD=10V, CL=50pF时, tPLH、tPHL=60ns (典型值) 。
(c) 在20V时, 100%测试最大静态电流。
(d) 在18V全封装温度范围时, 最大的输入电流为1μA;在18V、25℃时为100nA。
(e) 标准对称输出特性。
4 工作原理
温度传感器KTY10感受到温度后产生感应电压, 通过导线传送到ICL7106的模拟电压正端IN+, 由于模拟电压的负端IN-已经在使用前调过零, 所以ICL7106把两者的差值通过模数转换反映给液晶显示表, 最后由液晶显示表显示所测量的温度。
4.1 改变温度表的比例尺
由于UREF- (基准电压的负端) 已经接地, 所以改变ICL7106的36号引脚UREF+ (基准电压的正端) 大小, 即可达到改变温度表的量程的目的。UREF+越大, 量程越大, 精确度越低。UREF+越小, 量程越小, 精确度越高。UREF+的值可以根据测量需要在使用之前进行确定。
4.2 手动调零
此温度表在使用之前可以通过手动调零使得测出的数据更准确。通过改变滑动变阻器RP2的大小, 进而改变IN- (模拟电压负输入端) 大小, 使得IN-和IN+的差值最后反映在液晶显示表上的示数和标准温度计相同。通过这一步也就达到了手动调零的目的。
4.3 滤波作用
我们在IN+和IN-之间加上了电容元件C3, 其作用是在整个电路工作中可以阻隔来自传感器和电源发送的直流电压信号。使得温度表在工作中更加稳定, 不会因为工作环境的改变而改变它的工作状态, 提高了其使用性能。
4.4 阻容振荡器
ICL7106的38、39和40三个引脚OSC1, OSC2, OSC3我们在外部用电阻和电容将其连在一起, 组成阻容振荡器。它可以产生脉冲时钟信号, 为ICL7106的正常工作提供稳定的动力。
4.5 四异或门CD4030的作用
CD4030的C输入端接在ICL7106的BP (LCD背面公共电极的驱动端) 上, D输入端接在电源电压上。两个输入端在温度表工作中都处在1 (高电平) 状态。C和D的异或输出端K则一直处于0 (低电平) 状态。K控制着液晶显示表的小数点亮暗情况, 而我们采用的液晶显示表EDS801则是规定小数点输入端为0小数点亮, 所以可以保证在温度表工作中液晶显示表的小数点常亮。
5 结论
本电路是基于CMOS电路组成的电路。该电路还可以应用于温度计电路, 温度表电路及数据采集显示器电路。
此温度表由于独特的比例尺设计和使用了与电阻之间有良好线性关系的温度传感器KTY10, 所以它可以测量的范围大致在-50～+150℃, 测量范围较大, 因此它可以适用于除了极限条件下的大部分环境温度的检测。例如测量室温及先前提到的生产车间的温度。其出众的高性价比和抗干扰能力将会成为温度计中的佼佼者。
由该电路可以设计成我们日常生活中常见的体温计, 比起传统的水银体温计有很多优势。例如读数速度快且数据精准、消除了水银对人体有毒副作用的隐患、使用寿命长等等。这些都是水银体温计所不能比拟的。
另外, 本电路还具有很强的扩展性。例如可以将其和电子警报器接在一起构成电子温度报警系统, 这对温度有要求的环境例如大棚蔬菜保鲜, 室内冰雕城的温度检测会起到重要作用。
参考文献
[1]邱关源.电路[M].高等出版社, 2006.
[2]康光华, 邹寿彬, 秦臻.电子技术基础 (数字部分) [M[.高等教育出版社, 2005.
[3]康光华, 陈大钦, 张林.电子技术基础 (模拟部分) [M].高等教育出版社, 2007.
CMOS集成电路 第8篇
关键词：CMOS图像传感器,多功能控制电路,智能,数模设计流程
CMOS图像传感器在许多领域都有应用,比如数码相机,监视系统,扫描设备,网络视频会议和生物学测定系统等等。当今智能CMOS图像传感器是CMOS图像传感器研究和设计的主要方向。而随着传感器分辨率的快速增长和智能化的要求,传统的由外界提供驱动波形的方法已不能适应芯片功能复杂度的增长,因此由片上集成的控制电路来实现更多智能化的复杂功能成为了今后CMOS成像传感器设计的主要途径。这就需要涉及多功能和高复用性的芯片架构设计以及数模混合集成电路设计方法在智能化CMOS成像传感器设计上的应用。
国外各大公司和科研机构由于基础好、投入大,在CMOS图像传感器领域遥遥领先。处于行业领先地位的Cypress公司推出了LUPA、IBIS、STAR等一系列的标准产品。其中LUPA1300—2更是集成了多种功能。而国内为了在CMOS图像传感器领域进行追赶,已有多家单位进行此方面的研发。虽然进步很大,但还是相对落后。尤其在CMOS图像传感器的智能化方面和国外先进水平差距更大,大部分国内科研单位采取的还是由外部提供驱动波形的方法。集成多功能数字控制电路的智能芯片还较少。
1 智能化CMOS图像传感器的功能设计
智能化CMOS图像传感器的功能设计主要有如下10项设计目标。
1.1 智能化
该功能是本设计的核心,旨在通过串行外设接口对CMOS控制电路中的寄存器组进行读写操作,从而配置CMOS图像传感器的各项功能的属性,如快门模式、列级放大器的增益、窗口坐标、窗口数、亚采样属性、反转与镜像的属性、积分时间以及设计中所用到的各种时间参数。在上电运行后,控制系统可以智能化的根据配置的属性及参数生成所需的各种控制信号,而不必如过去需要外围电路不断地、周而复始地提供这些信号。
1.2 可选快门模式
CMOS图像传感器的快门模式主要分为全局快门模式和滚动快门模式两种。
1)全局快门模式通过在3T结构上增加的全局采样管来实现全局采样。工作原理为全体像素同时复位进行积分,当积分完成后,同时采样再由读出控制电路一行一行地读出,如图1(a)。
2)当快门模式为滚动快门模式时,当一行读出后马上进行复位并开始积分,同时进行下一行的读出。由于其过程都是一行一行顺序进行的,所以叫滚动快门,如图1(b)。此时全局采样管保持为开通状态。
(a)全局快门模式;(b)滚动快门模式
1.3 相关双采样电路
相关双采样电路主要用于消除CMOS图像传感器的固定图样噪声。如图2,S为信号值,D为相关的暗信号值,图中S和D中间的下凹部分代表复位。芯片的模拟输出接口将直接输出由信号与暗信号做差后的模拟信号值。本设计的相关双采样功能仅在滚动模式下提供。
1.4 可编程增益放大器
列输出放大器的反馈电容设计为2级可选,以实现2倍和4倍可选的信号增益。同时在芯片内部集成有相关的寄存器配置列级放大器的增益。
1.5 开窗口
开窗口的目的是在保持关注特定视场区域时同时能够提高器件的帧频。该功能通过指定所需窗口的左上角和右下角的像素坐标,来确定窗口的位置与大小,从而实现对像素阵列的特定局部区域进行图像读出。
1.6 多窗口
为了能同时关注多个特定局部区域,本设计提供多窗口功能来满足此需要。本设计可通过SPI接口配置1至4个窗口,芯片信号的输出是前一窗口的整帧数据输出后再输出下一个窗口的整帧数据,而且多个窗口的读出是对应于同一个积分过程的。本设计只在全局快门模式下提供多窗口功能。
1.7 亚采样
亚采样功能是在保持宽视场的同时提高器件帧频的方案。如图3所示,X表示不采样,0表示采样。
1.8 反转与镜像
反转与镜像在软件端实现的话会占用相当部分开销,所以把此功能集成到器件上是值得的。反转与镜像的原理就是控制列方向与行方向上的移位寄存器进行反向读出。
1.9 可扩展动态范围的多次复位技术
可扩展动态范围的多次复位技术是利用多次复位(每次复位的电压不相同)来使一些将要饱和的像素重新复位到一定的电压,以延缓其饱和来达到扩展动态范围的目的[1]。如图4。
1.10 SPI接口
串行外设接口(Serial Peripheral Interface,SPI)是摩托罗拉公司提出的一种用于主从机之间进行串行通信的接口[2]。SPI分为主模式和从模式,本器件只提供从模式的实现,SPI有四根连接线:MISO(主输入从输出),MOSI(主输出从输入),CS_N(片选信号),CLOCK(时钟信号)。
2 智能化CMOS图像传感器芯片总体架构
芯片总体架构如图5所示,芯片主要分为两个部分:模拟部分(包括像素阵列和模拟处理前端电路),数字部分(包括串行外设接口和数字控制电路)。
2.1 模拟部分
像素阵列由256行、256列基本像素单元(如图6)所构成。每个像素单元由一个复位管、一个采样管、一个跟随管、一个行选管和一个光电二极管组成。光电二极管是这里面的关键器件,它的作用是把入射光转化为光电流,从而使图6中A点的电压不断下降,这一过程也叫做“积分”。而其余的MOS管负责把光电流进一步转化为电压,而后读出。复位管负责在每次读出后对A点电压的复位,以保证下一次积分的顺利进行。采样管的作用是在一次积分结束后把A点的电压采样到B点,再经过跟随管和行选管读出到列级电容上。行选管负责控制具体行的选通,从而使该行的电压可以读出到列级输出电容上。
另外一部分是进行模拟处理的前端电路,主要包括列级放大电路和输出级放大电路,还有列选通管。
2.2 数字部分
数字部分是智能化CMOS图像传感器设计的核心。本设计集成了包括可选快门模式(全局快门模式及滚动快门模式)、相关双采样、可编程增益放大器、开窗口、多窗口(多达4个独立窗口)、亚采样、反转、镜像、可扩展动态范围的多次复位技术、SPI接口等多达10项功能。通过SPI接口对内部寄存器配置后,完全由数字控制电路智能化的控制像素阵列的读出及各项复杂功能的实现。
基于功能目标,本设计把顶层模块划分为如下12个模块,如图7。
图7中R?表示判断当前是否是滚动模式,是的话选择滚动积分控制模块和滚动读出控制模块的相应控制信号,否则选择全局读出控制模块的相应控制信号。
以下是各模块的功能介绍:
1) 串行外设接口模块
用于芯片与外部的数据读写。
2) 寄存器组模块
用于存储芯片的各种配置信息,如开窗口的大小,窗口个数、积分时间等。
3) 数据处理模块
把寄存器组模块中的配置信息变换为可以被其他模块直接使用的数据信息。
4) 时序发生模块
用于根据快门模式的不同,选择产生相应的全局控制信号,如给全局读出控制模块和滚动积分控制模块、滚动读出控制模块发出相应的控制信号等。
5) 全局读出控制模块
用于在全局快门模式下的读出控制。对列方向及行方向的移位寄存器发出相应的控制信号。
6) 滚动积分控制模块
用于在滚动模式下的滚动积分的控制。在滚动模式下,控制积分过程开始的复位操作分为两种:一种是在积分控制模块的控制下逐行顺序的进行复位;另一种是在某一行完成读出后立即进行的复位。本模块用于第一种复位操作的控制。
7) 滚动读出控制模块
用于在滚动模式下的读出控制,同时也控制在完成一行读出后立即对改行进行的复位操作的控制。
8) 多窗口控制模块
用于判断当前的窗口个数和控制各窗口的数据读出。
9) 列移位寄存器控制模块
用于列方向的移位寄存器的控制。
10) 行移位寄存器控制模块
用于行方向的移位寄存器的控制。
11) 滚动行积分复位移位寄存器控制模块
用于在滚动模式下,对由积分控制模块控制下进行的复位操作所需的移位寄存器进行控制。
12) 滚动行读出复位移位寄存器控制模块
用于在滚动模式下,对由读出控制模块控制下进行的复位操作所需的移位寄存器进行控制。
3 智能化CMOS图像传感器的数模混合设计流程
一般情况下,CMOS读出电路的数字控制电路是全定制设计的。但是随着CMOS控制电路的智能化和功能复杂度的不断提高,全定制的设计方法已不能适应不断提高的设计要求。本设计采用半定制化的数模混合设计流程[3],为成功地实现设计目标提供了有力的保障。
1) 首先根据设计要求把芯片的总体架构以及模拟部分和数字部分的接口确定下来。
2) 模拟部分的设计采用了传统的全定制设计方案。
3) 进一步划分数字部分,使之成为易于实现的若干子模块,并确定各子模块的接口以及全局的控制信号。
4) 用Verilog HDL语言描述各子模块,并在顶层模块中实例化。
5) 用Verilog HDL语言编写测试集,并用ModelSim电路仿真软件对设计进行功能仿真。
6) 用电路综合工具Design Compiler对通过功能仿真的Verilog代码进行电路综合,并进行综合后仿真。
7) 用自动布局布线工具Encounter生成版图,并进行仿真。
8) 在Virtuoso中导入Encounter生成的GDS文件,与图像传感器的模拟部分进行拼合。通过DRC和LVS各项检查后,即可送出流片。
4 智能化CMOS图像传感器的设计结果
为了验证所实现的功能是否符合设计目标,本文使用Verilog HDL语言编写了测试集。并为了演示方便,图8—图13提供了8×8规模的数字控制电路的仿真结果,均符合设计要求。
5 结论及展望
本文设计了一种智能化的CMOS图像传感器,并用数模混合集成电路的设计流程做了电路实现。在设计中实现了多种复杂的功能,如可选快门模式（全局快门模式及滚动快门模式）、相关双采样、可编程增益放大器、多窗口（多达4个独立窗口）、亚采样、反转、镜像、可扩展动态范围的多次复位技术、SPI接口等。基于本设计的经验，为今后设
参考文献
[1] Cypress Semiconductor Corporation.LUPA-1300-2 High speed CMOS Image Sensor.San Jose:Cypress Semiconductor Corporation,2007:23—24
[2] Motorola,Inc.SPI Block Guide V03.06.Schaumburg:Motorola,Inc.,2003