数字电路论文范文

2024-02-11

数字电路论文范文第1篇

关键词：高速数字电路；设计技术；计算机

现阶段，微电子技术发展速度较快，高速电子电路器件的应用技术也逐渐趋于成熟，高速数字电路设计的应用也越来越广泛。目前，高速数字电路设计正实现不断发展，但是一些理论还不成熟。目前我国高速数字电路设计取得了一定的发展，然而大多注重于理论，而缺少实践经验。因此，研究高速电路设计的各个方面，借此促进有关技术人员对高速电路设计的了解，从而有效推动实践工程的实施，对我国高速数字电路设计技术的发展具有积极的影响。

1 高速数字电路的概念

高速数字电路是一种具有模拟特性作用的电路，主要由电路中高速变化的信号产生的电容、电感等所形成，集中参数系统以及分布参数系统是高速数字电路中最主要的两个部分。其中，集中参数系统简化了低速数字电路设计，使其保持理想状态，因此在高速数字电路技术中，集中参数系统并不适用，但是其却适用于低速数字电路设计。一般来说，信号特性的改变主要由两大因素造成，包括信号时间、信号的位置，因此元器件间的线路长度会对信号的特性产生直接影响，并且，线路中信号的传输并不具备实时性。

2 高速数字电路设计技术发展目前存在的问题

信号质量在高速数字电路设计中的作用十分重要，如果信号的质量无法得到保证，将会造成信号失真的情况，对生成正确地址、数据和控制信号产生不利影响，从而阻碍了系统的正常运转。对信号质量产生影响的因素主要有：

第一，系统中信号传输线位置上具有不相匹配的阻抗，反射噪声的产生较为常见，将对信号的质量产生不利影响；

第二，印刷板位置的电路密集度与信号线间的距离是呈反比例的关系，信号线间距离的减小使其电磁耦合变大，产生较大的影响，使信号间的串扰更加严重；

第三，芯片电路在运行时，附加在电源上的电阻及电感会影响其工作，造成大感应电流的产生，使电源线及地线上电压无法保持稳定，进而产生严重的波动现象。

总而言之，克服影响信号质量的有关因素，使高速数字电路信号质量得到提高，从而进行科学的电路设计已经成为目前高速数字电路设计中的重要研究对象。

3 高速数字电路设计技术发展的相关措施

3.1 对高速数字电路信号质量的研究

高速数字电路信号质量的设计包括反射研究以及干扰研究两大方面，即研究各种信号在电路信号网中所产生的干扰，以及研究各种电路信号网传输信号的干扰，受电路中不同匹配的阻抗因素等影响，在低速数字电路设计中不需考虑反射这一因素。数字电路网在理想状态下，其不同阻抗之间能够相互匹配，并表现出较为明显的连续性，因此线路的电压和电流中无发射现象的产生。数字电路的设计过程中，不匹配的阻抗会影响电路传播的波形，从而形成干扰，破坏信号完整性。在高速数字电路的设计中，使电路和临界阻抗相匹配存在较大的困难，所以使系统稳定在过阻的状态，该方法具有较高的可行性。

高速数字电路设计中，感性串扰是应最先考虑的问题。按照有关理论可知，电路中的电流是循环流动的，并且其已经成为一种状态，然而其被大部分数字电路设计人员忽略。信号的路线构成电流环路，电流环路能够影响电路中的电感，其中的电流同样也受电磁场的影响而发生相应的变化。设计者应使电路中的电流环路尽可能减少，从而使感性串扰得到明显控制，设计高速数字电路，一般能够采用两种策略来实行，也就是增加线路距离或者减小电流环路面积，从而保证高速数字电路信号的完整性，提高电路信号的质量。

3.2 对高速数字电路电源进行设计

在高速数字电路的设计中，低电压元器件是其中必不可少的因素，其一定程度上影响到电源的稳定性。电源的稳定性，其是指电源的波形质量。高速数字电路设计中，线路器件在某种情况下将产生感应电流，并且电流量较大，此外数字电路也将产生较大的信号回路阻抗，主要由电感强度过大导致。以上因素均会对电源的稳定性产生影响。

电压系统零阻抗是高速数字电路设计的理想状态，因为信号回路的阻抗损耗可以忽略不计，电源系统各位置的电位也不容易发生变化。但是，理想状态在现实中并不存在，电源分配系统一定会产生噪声干扰，从而影响电路的正常运行。设计人员应充分考虑电源的电阻、电感等可能带来的影响进行高速数字电路设计，使电阻和电感保持较低的状态。就目前而言，铜质材料在电路系统中的使用较为普遍，其远不符合高速数字电路设计的需要，所以高速数字电路的设计还应考虑其他可能产生影响的因素，其中，在电路中使用去耦电容就是一个切实可行的办法。

4 结语

总而言之，高速数字电路设计技术在科学技术发展迅速的今天已经越来越成熟，其在电路设计中扮演着不可或缺的角色。高速数字电路设计的发展，对许多行业的发展具有积极的促进作用。然而，目前高速数字电路设计暂且存在一定的局限性，需要开展相关研究加以解决。本文阐述了目前高速数字电路设计存在的问题，并且提出一些具有针对性的改进策略。今后高速数字电路设计技术的发展必将给社会带来更多的效益，包括经济等方面的效益。

参考文献：

[1]杨瑞萍，孙海波.计算机高速数字电路设计技术探讨[J].电子技术与软件工程，2015（05）：137.

[2]庞莉莉.高速数字电路设计技术的分析与思考[J].数字技术与应用，2015（06）：196.

[3]廖传柱.高速数字電路设计技术的发展研究[J].长春师范学院学报，2013（12）：44-46.

[4]沈旭.基于FPGA的数字电路故障诊断系统设计及关键技术研究[D].南京航空航天大学，2014.

数字电路论文范文第2篇

摘要：本文结合高校涉及高速数字电路设计相关内容教学过程中存在的问题，从培养新时代卓越工程师的目标出发，考虑引入国际优秀CDIO教育理念和MOOC先进的自主学习方法，从教学内容、教学方法、考核考试等多方面提出有效的教学改革措施，可以提高学生的学习热情，对培养学生的综合实践能力起到积极有效的作用，是解决目前高速数字电路设计教学中问题的一个较好的方法。

关键词：高等教育；MOOC；CDIO模式；高速数字电路设计；教学改革

一、引言

《高速数字电路设计》是适合于工科弱电专业的选修课程，对今后从事电路设计、EMC分析等职业的学生而言，本课程的教学目标是使学生掌握高速数字电路在设计过程中使用到的相关基本概念，了解与高速数字电路设计与应用有关的电路原理。通常在实际学习过程中，教师发现学习内容过于枯燥、抽象，不利于本科生掌握，降低了学生的学习热情。

针对这些问题，如何为实际工程提供合格的高速数字电路设计人才，如何使学生在职场中更加具有竞争力，在研究生学习阶段可以更加如鱼得水，充分调动学生的积极性和创造力成为教学工作重点。CDIO工程教育模式提倡如何在学习中实践，并在实践中学习，提供了一种非常好的解决问题的思路与方法。

二、CDIO和慕课相结合的教学模式与方法

1.CDIO工程教育理念

CDIO这一工程教育理念是最近十几年来国际上在工程教育或者说工科教育领域的最新研究成果。最早是由麻省理工学院等4所大学组成的跨国研究团队历经4年时间的研究与探索，并且成立了国际合作组织继续研究及应用了CDIO这一理念。[1]

CDIO是一个缩写词，它的四个字母分别代表巧妙的构思、精准的设计、完美的实现以及良好的运作，它的思想是将某一种产品从它的研发阶段开始，一直到整个运行阶段整个周期作为一款产品生命周期的整个过程，通过教师的教学，让学生参与整个产品周期的实践，同时与学习的理论内容联系在一起的方式来学习并解决工程上的现实问题。CDIO培养理念中将一个毕业生的能力分为四个层面来评价分析，包括工程领域的基础知识、个人各方面能力的相关展现、个人在人际交往和在团队领导体现的能力以及统筹整个工程系统或者导向整个工程的能力。最终目的不仅仅培养一名工程师，还在各个方面综合培养一名未来的工程领域的高管，当然，可能在初始阶段仍然只是一名工程师。[2-5]

CDIO的大纲确立工程师必须具备上述四方面能力，所有的能力在整个CDIO培养训练过程中以一定的方式表达出来，诸如各种不同表达分数、权重等等，这样，通过分门别类细化以及综合的评价等不同方式，让教师和学生都能对被评价人有一个综合的理解，这样在今后的培养和锻炼过程中具有针对性。CDIO具有良好的系统性和科学性，至少目前是符合国际上在工科领域的教学教育，具有一定的先进性，有可能成为未来工科领域教学教育的发展趋势，其他领域也可以借鉴这种方法进行教育。[4-9]

2.基于MOOC的教学方法

“慕课”是一种大规模开放式网络课程的统称，可以通过互联网为全世界想要学习的人提供丰富的教育资源和便捷的学习机会。“慕课”是MOOCs的谐音，其中“M”代表Massive（大规模），一般传统课堂上只有几十至几百个学生，通常不会更多，但是MOOCs课程能达到传统课堂十倍乃至百倍的学生数量；第一个“O”代表开放（Open），以兴趣为指引方向，凡是真心想要学习的，可以不分国籍种族去学习，这样欠发达国家和地区的学生可以在网上学习世界顶级学府的课程，接受最一流的教育；第二个“O”代表在线（Online），所有的学习内容通过互联网在网上完成，这样不受地域和时间的限制，可以有效地解决部分贫困或教育资源短缺地方的学习问题；最后一个“C”则代表课程（Course），整体的意思就是大规模开放的在线网络课程。[10]

慕课这种形式最早起源于美国的高等学府，但是发展非常迅速，涉及的范围非常广，这是创始者没有预料到的，它受众之广、资源之丰富、获得容易、效果良好的特点得到了大家广泛认可：[11-14]

（1）大规模的课程：世界的各大高校和有一技之长的个人都可以广泛发布。

（2）开放的课程：抱有共享的理念，将知识开放给大家，知识是开放的。

（3）網络的课程：课堂资源在网络上，可以自己选择学习时间和地点，只要拥有连接网络的设备，就可以按自己的需求与兴趣进行广泛的学习和交流，并且获得相关课程的合格证书。

（4）名师课程：网络课程学习过程完全凭借学生的自愿和兴趣，并且每门课程没有人数的限制。同时，创建MOOC的教师一般都具有非常高的学术素养和教学能力，教学效果非常好。

人才培养、教学效果等是目前高等教育面临的重大问题，面对慕课等更多更新颖的教学手段与教学方法，需要思考如何顺利完成社会赋予的使命，将多种方式与传统方式相结合提高教学质量，尤其是高校青年教师，如何在这场冲击中提高自身能力和竞争力，在这场变革中处在领先地位，这个革命式的教改方式对教学能力、教学内容和授课方式的影响。

三、高速数字电路设计与应用课程教学现状

目前《高速数字电路设计》课程作为一门测控技术与仪器专业的大四选修课，在大四秋季学期开展。这门课程具有较强的应用性，高速电路设计的过程非常复杂，系统复杂程度逐年提高，传输线效应、信号完整性问题是高速数字电路中面临的最重要的问题，经常导致传统方法设计的电路无法正常工作，并且无法很好解释原因。而硬件的高速发展、通讯学科的飞速前进导致高速电路已经是工科学生必备的设计技术之一。本课程重点介绍数字电路的术语、逻辑门电路的高速特性及标准的高速测量技术，以及高速数字设计中涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。要求学生掌握逻辑门电路的高速特性、标准的高速测量技术以及高速数字电路设计应该注意的问题，并且能够完成一般的高速数字电路的设计。但是目前学生普遍存在一些问题：首先就是学生的基础知识掌握得并不扎实，很多以前学过的其他课程的知识点在本课程提起时，反应较慢，有学完就忘的现象，说明课程虽然结束了，考试成绩也不错，但是不具有长时间的记忆能力，只是应付考试而已。其次，对实际设计PCB电路板没有深刻的认识，理论与实际结合得不好，并且由于以前只是不牢固，先修课程没有为后续课程起到很好的辅导作用。通过对往届学生的调查，反映了一些先修课程和对本课程的一些影响。尽管教学过程中教师能力出众，知识渊博，具有非常丰富的经验，注重从整体到细节的把握，理论讲得很透彻，但是学生对这些知识的兴趣不大。另外，由于学生没有工程项目经验，对PCB设计，尤其是高速数字电路设计，学生不具备相应的工程能力和动手能力，对整体把握和理解趋近于零，没有认同感和代入感，因此学习效果不理想，造成所学的知识与实际相脱节，计算习题效果很好，但是在设计高速电路时，则缺乏相应的方法。因此，本课程需要进一步针对选修课的课程特点，借鉴先进的教育理念和方法，改变师生的角色，让学生成为课堂主角，教师成为课堂的观众，从而激发工科学生主动学习的积极性及驱动性。

四、基于CDIO的高速数字电路设计课程改革

1.教学大纲的改革

按照CDIO的大纲要求，对现有的高速数字电路设计与应用课程大纲进行改革，明确课程需要达到的培养目标，主要包含由团队合作能力、表达能力和沟通能力构成的职业能力目标。在教学中，要严格按照项目的设施流程来完成，把高速数字电路设计这门课程的知识点在学习过程贯穿于以某一个项目为例的整体过程中，实施基于CDIO模式的过程，按照“构思”、“设计”、“实施”、“运行”以及基于“项目教学法”的要求，实现基于项目过程的教学。设计教学体系包括知识学习、个人能力、团队协作、系统分析及管理四个部分，用A、B、C、D来表示对学生在学习完本课程后应具有的能力，同时，将部分课程以MOOC在线教学的方式引入课堂，让学生课上课后学习不同的知识，如表1所示。

2.教学内容的改革

教材的选择改革，目前高速数字电路设计课程更多针对的是，在高速数字电路设计过程中需要注意到的工艺过程各个阶段的注意事项及可能遇到的问题解决，针对方法的介绍相对少一些；针对大四本科学生实际工程经验不足、理论基础较好，因此建议增加一些动手的内容，利用CDIO中的基于项目机制，可以进行分组，几个同学负责一个小项目，根据项目完成整个课程的学习，既可以提高热情和积极性，也可以增加更多经验，将理论与实际相结合，最大程度挖掘学生的创造能力，提高分析和解决实际问题的能力，同时培养了团队的协作能力。根据CDIO的特性，改进教学内容如图1所示。

除此之外，由于引入了MOOC的教学方法和理念，可以选择部分课程内容让学生在线学习，选择适合自己的课程完成相关内容的学习，如电源系统、时钟等部分，很多MOOC课程中的部分内容有所涉及，而对高速数字电路的影响可能没有涉及，那么可以在课上对其内容进行充分的讲解，课上课下相结合的效果令人期待。

3.教学方法的改革

教学方法的改革主要将CDIO与MOOC的核心思想结合在一起，动手和理论学习相结合，边学边做，激发学生的学习兴趣。为了获得更好的激发效果和学习动力，考虑在今后的教学中，将部分课程的教学地点从教室转换到课题组实验室和课后的在线MOOC学习完成，增加学生对不同授课教师讲述方式的理解，同时可以考虑学习部分国外知名课程的英文授课内容，双语教学可以改善教学效果，如实验中心或者本专业各个课题组，并且申请部分经费，让学生能够边学习边实践，体验高速数字电路设计的过程和结果，教和学互相验证。虽然目前课程中已经充实了很多实物的照片或者范例，但是实际的操作会强化学习效果、加强记忆。在可能的情况下，增加更多实验课时，提供更多的实验器材，虽然是选修课，但是一样会对学生的成长起到巨大的作用。增强动手能力和创新能力。

4.评价方法指标的改革

课程的考核评价体系和考核方法主导着学生的学习动力和方向，因此必须匹配本课程的CDIO教学大纲，能有效引导学生开展相关能力的锻炼。本课程主要环节包括课上出勤、课堂表现和考试考核，权重大约在0.3 与 0.7。书面理论考试以基本概念、基本理论、基本技能以及工程项目设计等为主。考虑在今后的改革过程中加入一些课后作业以及更多实验部分，将权重分配得更合理，减小考试比例，更多强调CDIO中对综合能力的考量、团队能力的考察。

五、结束语

CDIO工程教育模式是理论与实际相结合，基于CDIO的高速数字电路设计课程的教学着重改革课程体系、教学模式、教学环境以及评价方法这几方面，从而调动学生主动学习、主动思考的能力，培养学生工程项目经验，提高团队意识，加强学生独立解决各种问题的能力，除了学到知识，更重要的是提高实践能力，在学习中不断实践，在实践中不断学习，相互促进，相互影响。

参考文献：

[1]Meng-Di LI，Xiao-Min GU，Zhu H，et al.Teaching Reform and Practice of Engineering Thermodynamics Based on CDIO Mode[J].Education Teaching Forum， 2017：35-37.

[2]陳芳，王旭.基于CDIO的C语言教学改革[J].科技视界，2015（2）：96.

[3]冯中毅，任志国.CDIO理念下《面向对象程序设计》教学改革研究[J].科技视界， 2016（16）.

[4]董洋溢，崔岩，张淑丽，陈世亮.基于CDIO模式的课程教学设计与实践[J].中国教育技术装备，2015（1）：59-61.

[5]胡兴志，丁飞己.工程系统、工程教育与CDIO课程改革[J].现代教育科学，2015（3）： 77-83.

[6]E.Crawley. Rethinking Engineering Education - The CDIO Approach[M].Springer Press，2007：1-88.

[7]王晓敏，崔巍，宋燕林.迭代式CDIO工程教育模式的研究与实践[J].实验技术与管理， 2015（5）：200-205.

[8]王丽云，孙艳洁.CDIO教育理念融入英语教学与评估的可行性[J].科教文汇（下旬刊），2015（9）：162-163.

[9]李晓燕，谢仲文，张宏斌等.基于CDIO理念的医学院校英语教学研究[J].中华医学教育探索杂志，2015（3）：256-259.

[10]贾磊.基于CDIO工程教育理念的土木工程专业材料力学改革探索[J].科技视界， 2015（1）：45-49.

[11]游晓明，方志军，姚兴华.MOOC+翻转课堂混合教学模式下应用型高校教学改革与实践[J]. 软件导刊（教育技术），2017（1）：7-9.

[12]袁丽丽，王珏.基于MOOC的《自动控制原理》教学改革与研究[J].课程教育研究， 2017（4）.

[13]丁春霞，李辉勇，彭大云，石国荣.基于MOOC平台的高校化学实验课程教学改革[J].广州化工， 2017（5）：125-126.

[14]李岩.“MOOC+翻转课堂”混合教学模式下应用型高校教学改革与实践——以高校建筑学专业为例[J].黑龙江科学，2017（5）：18-19.

（编辑：王天鹏）

数字电路论文范文第3篇

1 举例说明

现设计一个A、B、C三人的投票装置,要求是当A、B、C三人中有两个或两个以上投赞成票(即为1)时,显示通过(即Y=1);否则,示为不通过(即Y=0)。

设计思路:

(1)依设计要求,首先列出真值表如下

(2)由真值表写出逻辑表达式

(3)画出函数卡诺图

(4)由卡诺图写出化简后的逻辑表达式

(5)由逻辑表达式画出数字逻辑电路原理图

(6)由逻辑表达式画出开关逻辑控制原理图

(7)由开关逻辑控制原理图画出PLC梯形图

2 结语

从上述例子可见,在实现逻辑控制的应用领域,数字电路是PLC编程的基础,PLC是实现逻辑控制的部件,数字电路与PLC梯形图设计具有融通性,只有学好数字逻辑电路才能触类旁通,才能在自动化控制中使PLC运用自如。两者是紧密联系的整体,不可分离。

摘要：在工程设计与应用中,PLC梯形图的设计与数字电路是不可分割的整体,它们之间存在着内在联系,数字电路的设计方法是PLC梯形图设计的基础,但许多人体会不到,甚至错误认为数字电路是纯理论性的东西,就好似学的高等数学在实际运用中不知哪里用到。因此增加了PLC梯形图设计的工作量和难度,这必须引起我们工程技术人员的重视,调整和改进设计方法,下面利用一个简单易懂例子加以分析论证,说明数字电路与PLC梯形图设计是共融共通的。

关键词：数字逻辑电路,PLC,控制

参考文献

[1] 欧阳星明.数字逻辑[J].华中科技大学,2005,3(2).

[1] 刘明,段盛开,刘小明.PLC技术及应用[M].世界图书出版广东有限公司:2013,7.

数字电路论文范文第4篇

数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。

振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。

分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。

计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。

译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。

由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。

为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词数字钟振荡计数校正报时

1 设计目的...........................................................4 2 设计任务...........................................................4 3数字电子钟的组成和工作原理..........................................4 3.1数字钟的构成......................................................4 3.2原理分析..........................................................4 3.3数字点钟的基本逻辑功能框图........................................5 4.数字钟的电路设计.................................................. 5 4.1 秒信号发生器的设计............................................... 6 4.2时间计数电路的设计................................................8 4.3译码显示电路..................................................... 10 4.4正点报时电路的设计................................................12 4.5校时电路的设计....................................................13 5设计心得 .................................................... . . . .14 6参考文献.............................................................15

1设计目的

在学完了《数字电子技术基础》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

2设计任务

2.1设计指标

1.时间计数电路采用24进制，从00开始到23后再回到00; 2.各用2位数码管显示时、分、秒;

3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间; 4.计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。 2.2设计要求

根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图。

3数字电子钟的组成和工作原理

3.1数字钟的构成

数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。 3.2原理分析

数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。 3.3数字点钟的基本逻辑功能框图

图1 数字钟的基本逻辑框图

4数字钟的电路设计

下面将介绍设计电路具体方案：其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。

4.1 秒信号发生器的设计

晶体振荡分频电路石英晶体振荡电路 1.采用频率fs=32768Hz的石英晶体。

1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻(10~100MΩ)，反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5~35pF。C2是温度特性校正用的电容，一般取20~405pF，电容C

1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移，最后输出fs=32768Hz。

图4 石英晶体振荡电路

2.多级分频电路

将32 768Hz脉冲信号输入到CD4060(内部结构如图4-4)组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。

图5 CD4060内部结构

图6 脉冲分频电路

图7 秒信号原理图

图8 晶体振荡及分频电路

4.2时间计数电路的设计

秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS162来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端(高电平有效)。 4.2.1“分”、“秒”六十进制计数器

选用两块74LS162采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的QA与CP(下降沿有效)相连，将74LS162连接成10进制计数器，BCPA(下降沿有效)与1HZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6(0110)进制计数器，当十位计数器计到QD QC QB QA为0110时，同时对秒的个位和十位进行清0，另外QC可作为向上的进位信号与分个位的计数单元的CPA相连。其具体连接图如图9CPA相连，其具体连接图如图9。 7

图9 六十进制计数器

4.2.2二十四进制计数器

同样可以选用两块74LS162采用异步清零的方法完成24进制计数如图10。

图10二十四进制计数器

4.3译码显示电路

译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图11。

其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码驱动器，其芯片引脚如图12。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图13。

图11 阴极七段数码管

图12 芯片CD4511BC-7段译码驱动器引脚

图13 译码显示电路

4.4正点报时电路的设计

要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的QC 、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图14。

图14 整点报时电路

4.5校时电路的设计

时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字;然后再将分计数器置到所需数字;在此同时或之后，将秒计数器在零时停计数，处于等待启动;当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。。

图15数字电子钟的计数校正电路

5设计心得

本次实验培养了我的团队合作精神，两人分工明确，我们一起处理实验过程中遇到的难题，在每连接好一个模块后，我们认真地检查电路，这样大大减少了实验出错的机率，为最后成功完成实验节省了不少的时间。

本次数字钟电路设计实验还做到理论联系实际，刚刚学过了数电这门课程，还没完全弄懂某些门电路的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从实践中加深了对所学知识的理解。

6 参考文献

数字电路论文范文第5篇